[发明专利]半导体器件栅极的制作方法及调整方法有效
| 申请号： | 200610147435.4 | 申请日： | 2006-12-18 |
| 公开（公告）号： | CN101207025A | 公开（公告）日： | 2008-06-25 |
| 发明（设计）人： | 陈海华;张海洋;杜珊珊 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L21/66;H01L21/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 逯长明 |
| 地址： | 201203*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 栅极 制作方法 调整 方法 | ||
1.一种半导体器件栅极的制作方法，包括步骤：
沉积具有应力的多晶硅层；
刻蚀所述多晶硅层，形成栅极，且所述栅极的形状由所述多晶硅层具有的应力确定，当所述应力为张应力时，形成的栅极底部具有缺角；当所述应力为压应力时，形成的栅极形状为侧壁垂直或底部具有足部。
2.如权利要求1所述的制作方法，其特征在于：所述多晶硅层具有的应力由其沉积温度调整：当所述沉积温度在400至600℃之间时，所述多晶硅层具有张应力，且所述张应力随着温度的降低而增大；当所述沉积温度在600℃以上时，所述多晶硅层具有压应力，且所述压应力随着温度的升高而增大。
3.如权利要求1所述的制作方法，其特征在于：所述多晶硅层由等离子体增强型化学气相沉积方法形成。
4.如权利要求1所述的制作方法，其特征在于：所述多晶硅层的厚度在600至1500之间。
5.一种半导体器件栅极的调整方法，包括步骤：
设定栅极的形状；
根据所述形状确定用于制作栅极的多晶硅层应具有的应力，当所述栅极的形状为底部具有缺角时，所述多晶硅层应具有张应力，当所述栅极的形状为侧壁垂直或底部具有足部时，所述多晶硅层应具有压应力；
由所述多晶硅层应具有的应力确定所述多晶硅层的沉积温度；
按所述沉积温度沉积多晶硅层；
刻蚀所述多晶硅层，形成栅极。
6.如权利要求5所述的调整方法，其特征在于：当多晶硅层的应力要求为张应力时，所述沉积温度在400至600℃之间，且所述张应力会随着所述沉积温度的降低而增大；当多晶硅层的应力要求为压应力时，所述沉积温度在600℃以上，且所述压应力会随着所述沉积温度的升高而增大。
7.如权利要求5所述的调整方法，其特征在于：所述多晶硅层由等离子体增强型化学气相沉积方法形成。
8.如权利要求5所述的制作方法，其特征在于：所述多晶硅层的厚度在600至1500之间。
9.如权利要求5所述的调整方法，其特征在于：形成栅极后，还包括步骤：
对所述栅极的形状进行检测；
对检测得到的栅极的形状与设定的栅极的形状进行比较：
如果检测得到的栅极的形状与设定的栅极的形状相符，则保持下一批器件的所述多晶硅层的沉积温度不变；
如果检测得到的栅极形状的底部比设定的栅极形状的底部大，则降低下一批器件的所述多晶硅层的沉积温度；
如果检测得到的栅极形状的底部比设定的栅极形状的底部小，则提高下一批器件的所述多晶硅层的沉积温度。
10.如权利要求9所述的调整方法，其特征在于：所述检测是利用光学特征尺寸测试方法实现的。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200610147435.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
