[发明专利]一种增加串行总线传输距离的方法

说明书

技术领域：

本发明涉及一种增加串行总线传输距离的方法，更具体地说是一种涉及IIC总线协议规范的远距离扩展。

背景技术：

应用极为广泛标准的I²C总线规范在80年代初期已经存在，是一种简单、双向、二线制、同步串行总线。它只需两根线(串行时钟线和串行数据线)即可在连接于总线上的器件之间传送信息。该总线是高性能串行总线，具备多主机系统所需要的裁决和高低速设备同步等功能，它规定数据的传输速率为100kbit/s而且7位寻址。然而由于其驱动能力有限，因此传输距离有限而且抗干扰能力差。

发明内容：

本发明的目的是克服现有技术的不足，提供一种增加串行总线I²C距离传输的方法。采用这种方法，将会大大提高数据传输的距离，抗干扰性强，减少功耗。

本发明的技术方案是：一种增加串行总线传输距离的方法，特点是，方法步骤为：

1.集成电路IC通过接I²C接口的两根信号线串行时钟线SCL和串行数据线SDA分别接入一对输入输出的低压差分信号电路LVDS；

2、每对输入输出LDVS分别引出差分信号端子，SCL引出DSCL+、DSCL-，SDA引出DSDA+、DSDA-；

3、判断总线模式，区别出主机模式和从机模式两种，

1)如果是主机模式，则进行以下步骤：

①SCL定义信号SCL为差分输出方式

②判断是主机写/读(W/R)方式

a.写(W)方式，SDA定义信号为差分输出方式

b.读(R)方式，SDA定义信号为差分输入方式

2)如果是从机模式，则进行以下步骤

①SCL定义信号SCL为差分输入方式

②判断是从机写/读(W/R)方式

a.写(W)方式，SDA定义信号为差分输出方式

b.读(R)方式，SDA定义信号为差分输入方式

本发明的有益效果是：由于本发明采用了LVDS电路，LVDS(LowVoltage Differential Signaling)是一种低摆幅的差分信号电路，它能使信号在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗，低压差分电路LVDS，能够抗抗共模干扰，抗干扰能力强，所以传输的距离和效果是非常理想，另外LVDS功耗小，仅几十毫安，因此，大大提高I²C串行总线的传输距离。

附图说明

图1为本发明的原理图；

图2为本发明控制逻辑框图；

图3为本发明实施例原理图。

具体实施方式

由图1、图2所示，方法步骤为：

1.集成电路IC通过接I²C接口的两根信号线串行时钟线SCL和串行数据线SDA分别接入一对输入输出的低压差分信号电路LVDS；

2.每对输入输出LDVS分别引出差分信号端子，SCL引出DSCL+、DSCL-，SDA引出DSDA+、DSDA-；

3.判断总线模式，区别出主机模式和从机模式两种，

1)如果是主机模式，则进行以下步骤：

①SCL定义信号SCL为差分输出方式

②判断是主机写/读(W/R)方式

a.写(W)方式，SDA定义信号为差分输出方式

b.读(R)方式，SDA定义信号为差分输入方式

2)如果是从机模式，则进行以下步骤：

①SCL定义信号SCL为差分输入方式

②判断是从机写/读(W/R)方式

a.写(W)方式，SDA定义信号为差分输出方式

b.读(R)方式，SDA定义信号为差分输入方式。

由图3所示，和图1所不同的是在具体实施中，在低压差分信号电路LVDS和集成电路IC之间增设有三态门，在LVDS输出端增加电阻以达阻抗平衡，保护LVDS。

集成电路IC即为单片机89C6XX，图上用U1表示，它用于进行总线状态方式判别。在低压差分信号电路LVDS和集成电路IC之间增设的三态门为U2-1，U2-2，U3-1，U3-2，控制串行时钟线SCL，串行数据线SDA的信号流向。U4-1、U4-2、U5-1、U5-2即为低压差分信号电路LVDS，U4-1，U4-2为差分输入转换器，负责将差分总线信号转换或SCL和SDA信号：U5-1，U5-2为差分输出转换器，负责将SCL和SDA信号转换成差分信号。U2，U3，U4，U5均组合在FPGA内。