[发明专利]电容器装置及其制造方法

说明书

技术领域

本发明涉及一种电容器装置及其制造方法，特别涉及一种使用高介电常数的材料作为介电材的电容器装置及其制造方法。

背景技术

内存(DRAM)数组内的每个单元胞，是由一颗N型晶体管(NMOS)与一电容器组成。其中，晶体管负责该组DRAM单元胞的开关动作，而电容器则是用于储存电荷，也就是用来储存数据。因此，如果能够在电容器内储存更多的电荷，将使得数据判读，不论是速度方面或准确性方面，都会得到提高，对电容器进行再补充的频率也可大幅度的减少。

如何有效的增进荷电能力，成为技术开发上的主要目标，电容器的荷电量(Q)正比于电容(C)，而电容(C)的值则可以进一步的以下列方程式进行说明：

C＝[(k×ε×ε₀)/t]×A

其中ε为电容材料的介电常数，A为电容器用以储存电荷的有效面积，t为电容介电层的使用厚度。

由上面的方程式可以得知欲增加电容的荷电能力，可以通过使用具高介电常数的介电材来实现，因此具高介电常数的钛酸钡锶(Barium Strontium Titanate，BST)、五氧化二钽(Tantalum Pentoxide)等成为可选择的较佳的介电材料。

请参阅图1所示，它是目前使用BST作为介电材的电容器的剖视图。此种电容器1通常采用导电材作为插塞12，并于导电材上形成一阻挡层14，以隔离在后续形成的下电极16与插塞12，再于下电极16上依次形成一材料为BST的介电层18与上电极(图中未示)。

但这样的结构，将产生两个问题点，第一点：基于BST沉积与退火条件的最适合的情况下，将使得氧的反应物由BST介电层18的间隙壁扩散入阻挡层14与插塞12间，而导致氧化反应，请参阅图2，扩散路径为图中箭头表示；第二点：这样工艺需要插塞12与下电极16良好的对准，否则将形成如图3所示的情况，此时将造成部分储存节点(插塞)暴露出，导致后续BST沉积时，易造成插塞氧化。

发明内容

本发明的主要目的在于，提供一种电容器装置及其制造方法，其能够适用于各种具有高介电常数的介电材料。

本发明的另一目的在于，提供一种电容器装置及其制造方法，其能够有效提高电容器的荷电能力，加速电容器运作的效能。

为达上述目的，本发明采用如下技术方案：

一种电容器装置，包括：一其上具有数个插塞的半导体衬底；一位于半导体衬底上的第一内介电层；一位于第一内介电层上的氮化物层；一位于氮化物层上的第二内介电层；一贯穿第一内介电层、氮化物层与第二内金属层且暴露出插塞的T字型沟槽；一位于T字型沟槽四周壁的扩散阻挡层；一位于T字型沟槽内的扩散阻挡层上的下电极层；一覆盖于下电极层、扩散阻挡层与第二内介电层表面的介电层；以及一位于介电层上的上电极层。

一种电容器之工艺方法，其包括下列步骤：

提供一其上已形成有数个插塞的半导体衬底；在半导体衬底上沉积一第一内介电层、一氮化物层与一第二内介电层；对第一内介电层、一氮化物层与一第二内介电层蚀刻，以形成一T字型沟槽；在T字型沟槽内依次形成一扩散阻挡层与一下电极层；在半导体衬底上形成一介电层；以及在半导体衬底上沉积一上电极层。

综上所述，本发明提供的电容器装置及其制造方法，利用一T字型沟槽结构的方式，来形成电容器，将具高介电常数的介电层完全被下电极层所包覆，以有效的避免现有技术高介电常数的介电层因特定氧化参数所造成的含氧组成扩散进入插塞，造成插塞氧化等问题，而且，若发生像现有插塞与电容对准失误时，本发明的插塞也不会与具高介电常数的介电层接触，因此不会发生如现有对准失误，造成插塞有氧分子扩散进入的问题。

以下结合附图及实施例进一步说明本发明。

附图说明

图1为现有电容器装置的示意图。

图2为现有电容器因氧的反应物由介电层间隙壁扩散入阻挡层与插塞间，而导致氧化反应的示意图。

图3为插塞与下电极对准失误，造成部分储存节点(插塞)暴露出，导致后续介电层沉积时，造成插塞氧化的示意图。

图4为本发明电容器装置示意图。

图5至图8为本发明各步骤构造剖视图。

图号对照说明

1电容器         26蚀刻终止层

12插塞          28第二内介电层

14阻挡层        30 T字型沟槽

16下电极        32扩散阻挡层

18介电层        34下电极层

20半导体衬底    36介电层