[发明专利]0.6微米硅化物保护自对准工艺

说明书

技术领域

本发明涉及本导体制作工艺，更具体地说，涉及一种引入了硅化物保护自对准CMOS工艺的0.6微米BICMOS工艺。

背景技术

在半导体器件的性能要求中，越来越多的客户要求减小接触孔电阻、减小多晶硅互连电阻、减小有源区串联电阻并提高标准逻辑器件(Standard CMOS)的驱动能力，而其他的双极管、功率器件及肖特基器件不受任何影响。

发明内容

本发明旨在提供一种引入了硅化物保护自对准工艺的0.6微米BICMOS工艺，能在不破坏其他的双极管、功率器件及肖特基器件性能的前提下大大地提高了准逻辑器件(Standard CMOS)的驱动能力，并大大地降低电路的延迟效应。

根据本发明，提供一种0.6微米硅化物保护自对准工艺，在BICMOS标准前道工艺和标准后道工艺之间进行，包括：N+离子注入；P+离子注入；源区、漏区注入；驱动区扩散；清洗液清洗；1500A氧化层沉积；硅化物保护层光照；氧化层干法刻蚀；湿法去胶；前清洗步骤；难融金属沉积；第一步热退火；选择性腐蚀；第二步热退火。

根据本发明，使用该工艺得到的接触孔电阻为4ohm/con。使用该工艺得到的多晶硅互连电阻和有源区串联电阻为3ohm/con。使用该工艺得到的准逻辑器件驱动能力提高5％。使用该工艺得到的双极管、功率器件及肖特基器件，除多晶硅互连电阻、有源区串联电阻及准逻辑器件之外，不发生变化。

采用本发明的技术方案，引入硅化物保护自对准工艺的BICOMS工艺满足了减小接触孔电阻、减小多晶硅互连电阻、减小有源区串联电阻、提高标准逻辑器件(Standard CMOS)驱动能力并保持其他的双极管、功率器件及肖特基器件不受任何影响的要求。在不破坏其他的双极管、功率器件及肖特基器件性能的前提下大大地提高了准逻辑器件(Standard CMOS)的驱动能力，能大大地降低电路的延迟效应。

附图说明

本实用新型的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，在附图中，相同的附图标记始终表示相同的特征，其中，

图1是根据本发明一实施例的硅化物保护自对准工艺的剖析图；

图2是根据本发明一实施例的硅化物保护自对准工艺的流程图。

具体实施方式

本发明揭示了一种0.6微米硅化物保护自对准工艺，在BICMOS标准前道工艺和标准后道工艺之间进行，参考图2所示，该方法包括如下的步骤：N+离子注入；P+离子注入；源区、漏区注入；驱动区扩散；清洗液清洗；1500A氧化层沉积；硅化物保护层光照；氧化层干法刻蚀；湿法去胶；前清洗步骤；难融金属沉积；第一步热退火；选择性腐蚀；第二步热退火。

参考图1，示出了本发明的硅化物保护自对准工艺的剖析图，图中100是CMOS自对准硅化物的源、漏区；200是硅化物保护区。

采用本发明的0.6微米硅化物保护自对准工艺获得的器件的性能如下：接触孔电阻为4ohm/con；多晶硅互连电阻和有源区串联电阻为3ohm/con；准逻辑器件驱动能力提高5％；双极管、功率器件及肖特基器件，除多晶硅互连电阻、有源区串联电阻及准逻辑器件之外，不发生变化。

采用本发明的技术方案，引入硅化物保护自对准工艺的BICOMS工艺满足了减小接触孔电阻、减小多晶硅互连电阻、减小有源区串联电阻、提高标准逻辑器件(Standard CMOS)驱动能力并保持其他的双极管、功率器件及肖特基器件不受任何影响的要求。在不破坏其他的双极管、功率器件及肖特基器件性能的前提下大大地提高了准逻辑器件(Standard CMOS)的驱动能力，能大大地降低电路的延迟效应。

虽然本发明的技术方案已经结合较佳的实施例说明于上，但是本领域的技术人员应该理解，对于上述的实施例的各种修改或改变是可以预见的，这不应当被视为超出了本发明的保护范围，因此，本发明的保护范围不限于上述具体描述的实施例，而应该是符合此处所揭示的创新性特征的最宽泛的范围。