[发明专利]包含输出加速回复的电压稳压器

说明书

技术领域

本发明涉及一种包含输出加速回复的电压稳压器，尤其涉及一种在传统低压稳压器的运算放大器的电压正反馈输入端之间加入比较器及降压晶体管，该比较器用以检测参考电位点(即为运算放大器电压正反馈输入端)电压的变化，其参考电位点较为精确的位置在第一反馈电阻与第二反馈电阻之间，若参考电位点的电压大于该预设电压时，即将降压晶体管(其为N-MOSFET)导通，以便达到将输出电压Vout快速降低，以产生极佳的电压稳压效果。

背景技术

请参阅图1所示，其为现有技术低压降稳压器的电路架构，该低压降稳压器(Low Dropout Voltage Regulator，LDO)电路当输出电流改变时，OP运算放大器可及时反应使输出电压维持在一定值，因此电路的稳定性得以保持，但若输出电流从高电流值降至极低电流值时(例如：500mA至0A)，输出电压将瞬时被拉高无法在短时间回复，其原因为OP运算放大器需要一段时间做反应调整，而其原本输出至P沟道金属氧化物半导体场效应晶体管(P Channel Metal Oxide Semiconductor Field Effect Transistor，P-MOSFET)的电流开始对输出电容进行充电，因此输出电压也随之拉高，待OP运算放大器反应调整及输出电容充电完成后，输出至P-MOSFET的电流即被切断，而输出电压需靠反馈电阻Rfb1与Rfb2同时进行放电，但是一般现有技术低压降稳压器为了达到省电的目的，将选用较大电阻值Rfb1与Rfb2来进行电路匹配，相对而言，这两个反馈电阻对于输出电压的放电速度变得极慢，需要数百毫秒来进行放电，才能使输出电压再度稳定。

此外，另一现有技术低压降稳压器的电路架构请参阅美国专利U.S5864227，其图2揭示，其解决输出电压的放电速度过慢的方法为检测参考电压Vg的电位，并与预设电压进行比较，若Vg大于该预设电压时，即将P-MOSFET导通，以达到将输出电压Vout快速降低，产生电压稳压效果，但是该架构具有缺点，其参考电压Vg无法快速反应Vout电压，当Vout上升后，必须通过其OP运算放大器(OP1)反应后，Vg才会产生变化，因此该电压稳压器的效果仍嫌不佳。此外，该电路所使用的降压晶体管是利用P-MOSFET元件构成的，该元件放电性能也不佳，这是因为其所需驱动电流较小，无法达到快速放出电流的目的，故仍具有改进的空间。

发明内容

基于解决以上所述现有技术的缺陷，本发明提供一种包含输出加速回复的电压稳压器，主要目的是在传统低压稳压器的运算放大器电压正反馈输入端之间加入比较器及降压晶体管，该比较器用以检测参考电位点(即为运算放大器电压正反馈输入端)电压的变化，其参考电位点较为精确的位置在第一反馈电阻与第二反馈电阻之间，若参考电位点的电压大于该预设电压时，即将降压晶体管导通，以便达到将输出电压快速降低，以形成极佳的电压稳压效果。

优选的，该降压晶体管为N沟道金属氧化物半导体场效应晶体管所构成。

优选的，该运算放大器负反馈端可接地。

优选的，该运算放大器负反馈电压可接近该参考电位点电压。

本发明还提供了一种包含输出加速回复的电压稳压器，其主要架构包括有：运算放大器、比较器、电压输出晶体管、降压晶体管、第一反馈电阻、第二反馈电阻、参考电压、偏压、反馈电压，该比较器用以比较该反馈电压与该偏压的差异电压，当该降压晶体管导通后，便达到将输出电压快速降低，以产生极佳的电压稳压效果。

优选的，该降压晶体管为N沟道金属氧化物半导体场效应晶体管所构成。

优选的，该偏压的电压为该参考电压加上误差值。

优选的，该运算放大器负反馈电压接近该参考电位点电压。本发明的电压稳压器能够将输出电压快速降低，从而产生极佳的稳压效果。

为进一步对本发明有更深入的说明，通过以下附图及具体实施方式部分来详细说明本发明。

附图说明

图1为现有技术低压降稳压器的电路架构。

图2为本发明低压降稳压器的电路第一实施架构。

图3为本发明低压降稳压器的电路第二实施架构。

其中，附图标记说明如下：

OP1～运算放大器

C1～比较器

MPo～电压输出晶体管

MNo～降压晶体管

Cout～负载电容

Rfb1～第一反馈电阻

Rfb2～第二反馈电阻

Resr～负载电容的等效串联电阻

Vcc～输入电源