[发明专利]图像显示系统和驱动显示组件的方法

说明书

技术领域

本发明涉及一种信号驱动电路及方法，特别涉及一种图像显示系统中的信号驱动电路以及驱动显示组件的方法。

背景技术

一个图像显示系统中的显示面板，如TFT-LCD面板，通常包括有一个显示组件，且显示组件中有一个具有多个像素的二维像素阵列。这些像素可藉由多个条数据线以及多个条栅极信号线来控制。由数个串接的移位寄存器(shift register，SR)组成的驱动电路则用来提供对应的驱动信号使这些栅极信号线可以依序被启动。

一般而言，每个移位寄存器(SR)包括有一个输入端、一个输出端、一电源端以及数个时钟信号端。移位寄存器的输出端连接到LCD阵列的一条栅极信号线，并且每个栅极信号线连接到像素的一列。当驱动电路中的第一个移位寄存器，第一移位寄存器，接收到一个起始脉冲(start pulse)信号时，第一移位寄存器根据接收到的时钟信号，产生一个输出脉冲信号OUT1到第一栅极信号线。输出脉冲信号OUT1也接到下一个移位寄存器，第二移位寄存器，当作第二移位寄存器的起始脉冲信号。第二移位寄存器接着根据一反向时钟信号，产生一个输出脉冲信号OUT2到第二栅极信号线。输出脉冲信号OUT2也接到下一个移位寄存器，第三移位寄存器，当作第三移位寄存器的起始触发信号，使其根据接收到的时钟信号产生一第三输出脉冲信号OUT3送到下一级的移位寄存器。换言之，驱动电路中每一级移位寄存器接收来自前一级移位寄存器的输出脉冲信号当作其起始脉冲信号，接着再根据接收到的时钟信号产生一个对应的输出脉冲信号到对应的栅极信号线，并将产生的输出脉冲信号送到次一级的移位寄存器。因此，每个移位寄存器将依序产生输出脉冲信号，使得对应的栅极信号线可以依序地被启动。

图1显示一现有的移位寄存器的电路示意图。如图所示，移位寄存器20A以及20B分别具有一个输入端IN、一个输出端OUT以及两个时钟信号端CK、XCK，并且时钟信号端CK与XCK分别接到两个相位差180度的时钟信号。当前一级(N-1)移位寄存器20A输出端的输出信号OUT1为高电压电平时，PMOS晶体管21因为接收到移位寄存器20A中一反相器31A的输出低电压电平而被导通，使得电容器23开始充电，NMOS晶体管22的栅极的电压电平因此往上提升，此时，NMOS晶体管22的栅极接收PMOS晶体管21导通时移位寄存器20A的输出信号高电压电平，因此NMOS晶体管22亦为导通。当XCK为高电压电平时，第N级移位寄存器20B的输出信号为高电压电平，此时NMOS晶体管22的栅极的电压电平因为电容器23会再向上提升(bootstrap)。此外，由于NMOS晶体管24的栅极与NMOS晶体管22的栅极耦接，因此NMOS晶体管24亦为导通。当CK为高电压电平时，NMOS晶体管26因为接收到移位寄存器20A中反相器31A的输出高电压电平而被导通，NMOS晶体管28与29也接着被导通，电容器23开始放电到一个低电压电平，此时第N级移位寄存器20B的输出信号OUT2为低电压电平。因此，移位寄存器20B的输出端输出一个起始脉冲信号到次一级的移位寄存器中。

然而，当NMOS晶体管22导通且XCK为高电压电平时，NMOS晶体管22的栅极的电压因为电容器23充电的关系，会被一直向上提升。假设高电压电平为VDD，NMOS晶体管22与PMOS晶体管21的临界电压分别为Vtn与Vtp时，当NMOS晶体管22的栅极的电压电平超过(VDD+Vtp)，使得应该被关闭的PMOS晶体管21可能会被导通而造成了漏电流。为了避免PMOS晶体管21意外被导通，因此NMOS晶体管22的栅极的电压电平必须限制不可超过(VDD+Vtp)。假设NMOS晶体管22的临界电压Vtn又大于PMOS晶体管21的临界电压Vtp时，则XCK的高电压电平可能没办法全部通过NMOS晶体管22传送出去。