[发明专利]测试线路布设方法

说明书

技术领域

本发明涉及一种测试线路布设方法，更具体地，有关一种布设电性连接于相连的电路板与测试电路板间的测试用信号线的方法。

背景技术

通常，一般制造电路板的厂商，例如，以常见的主机板(MotherBoard，MB)来说，为确保所生产的主机板具备良好的品质特性，均会在产品出厂前，于该主机板上预留一些供检测其产品特性的待测元件，并将主机板上的各个待测元件对应电性连接于除错测试(Debug)电路板的多个测试接点，以使该测试电路板能针对主机板进行各种除错测试(如：元件参数测试、产品功能测试等)，通过除错测试而侦测出所有可能的错误，以做为进行改善的根据。

请参阅图1，在现有技术中，测试电路板12是以共板方式联结于待测的主机板10，该测试电路板12及主机板10间设有分界标示11。该主机板10上具有多驱动端101a、102a、103a及与其分别对应的接收端101b、102b、103b；而该测试电路板12上具有多对应于所述驱动端101a、102a、103a及接收端101b、102b、103b的测试接点121、122、123。

布设测试用信号线的方法是自主机板10上的驱动端101a、102a、103a分别引出并布设测试用信号线101A、102A、103A，并电性连接至与各该驱动端101a、102a、103a相对应的测试接点121、122、123上；且自上述接收端101b、102b、103b上亦分别引出并布设测试用信号线101B、102B、103B，并电性连接至与各该接收端101b、102b、103b所相对应的测试接点121、122、123上，使该驱动端101a、102a、103a及接收端101b、102b、103b分别通过所述测试用信号线101A、102A、103A、101B、102B、103B相互电性连接于对应的测试接点121、122、123上。如此，则电路板10上的各驱动端101a、102a、103a及接收端101b、102b、103b与相对应的测试电路板12上的测试接点121、122、123，得以通过所述测试用信号线101A、102A、103A及101B、102B、103B而形成完整的导通回路，从而以该测试电路板12对主机板10进行除错测试，以检验其品质特性。

但是，上述测试用信号线的布设方式存在有以下缺失：当测试电路板12对主机板10测试完毕后，若电路板10是无品质瑕疵且需要使用该电路板10时，便不再需要共板联结于该电路板10的测试电路板12，必需沿着设于该测试电路板12及主机板10间的分界标示11予以切割(例如采用V-cut技术)，自电路板10及测试电路板12的顶层切割掉部分厚度板材后，再将该测试电路板12沿着该分界标示11折断以脱离该电路板10。

于折断该测试电路板12后，前述测试用信号线101A、102A、103A及101B、102B、103B亦被从中切断。由于电路板10上的驱动端101a、102a、103a与接收端101b、102b、103b是通过所述测试用信号线101A、102A、103A及101B、102B、103B而分别电性连接至测试电路板12上的测试接点121、122、123，因此，将使该电路板10上的驱动端101a、102a、103a与对应的接收端101b、102b、103b间的电性连接线路形成断路。

因此，于后续使用该电路板10前必须先对该电路板10进行重新布线，以修复中断的电性连接线路，使该驱动端101a、102a、103a重新电性连接于对应的接收端101b、102b、103b。然，重新布线需耗费相当长的工作时间与制造方法成本，故效率较低。

因此，如何克服上述现有技术的缺点，进而提供一种测试线路布设方法，以使布设在电路板上的驱动端及接收端间的信号线具独立性，避免因折断测试电路板而导致电路板上的驱动端与接收端间的电性连接线路中断，并省去因重新布线制造方法而增加的工时及制造方法成本，以提高效率，实已成为需要解决的问题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于提供一种测试线路布设方法，以布设电性连接于共板相连的电路板及测试电路板间的测试用信号线，并使布设于电路板上的驱动端及接收端间的信号线路具独立性，避免因折断测试电路板而导致电路板上的驱动端与接收端间的信号线中断。

本发明的另一目的是在于提供一种测试线路布设方法，从而提升电路板的电性连接品质。

本发明的又一目的在于提供一种测试线路布设方法，从而降低产品的制造成本。