[发明专利]TD－SCDMA/3G/4G终端多径接收合并器

权利要求书

1.一种用于TD-SCDMA/3G/4G终端多径接收合并器，负责接收来自多径信号接收机输出的(I/Q)符号流(含通信信息)，将多径接收的(I/Q)符号流有效地合并成单路(I/Q)符号流，用于进一步完成基带解调，其特征是：

该多径接收合并器的主要(非全部)输入信号包括：

(1)各接收路径发送来的未合并的I/Q符号；

(2)各接收路径发来的指示信号，指示已将接收到(I/Q)符号发送给该多径接收合并器；

(3)各接收路径发送来的(I/Q)符号的下标(从帧起始位置开始计算)；

(4)来自基带接收机主定时器的新(I/Q)符号指示；

(5)主定时器指示的当前收到的(I/Q)符号的下标(从帧起始位置开始计算)；

(6)主定时器所指示的当前(I/Q)符号写地址与当前输出读地址位置之间的偏移量，同时

也表示多径接收合并器所引入的解调时间迟延；

(7)DSP指示的帧长度(包含I/Q符号的数目)；

(8)信号比特能量估算和解扰单元发给多径接收合并器的读请求。

该多径接收合并器的主要(非全部)输出信号包括：

(1)数据输出准备完成指示信号；

(2)(合并后输出的)18位I信号和18位Q信号；

(3)输出的(I/Q)符号的下标(从帧起始位置开始计算)。

2.根据权利要求1所述的用于TD-SCDMA/3G/4G终端多径接收合并器，其特征是：①来自主定时器的新(I/Q)符号指示，是主定时器为多径接收机提供的系统同步定时信号；②为多径接收机提供系统同步定时的主定时器输出的同步信号，是以最早到达接收机的路径的信号为基准。

3.根据权利要求1所述的用于TD-SCDMA/3G/4G终端多径接收合并器，其特征是：①该多径接收合并器使用1个环形FIFO(先入先出)缓存器，作为数据存储器RAM，用于保存从各个接收路径收到的新(I/Q)符号，以及保存对从各路径接收到的(I/Q)符号的合并结果；②对上述数据存储器RAM的存储空间大小的要求，是需要保证多径接收合并器可完成相对主定时器具有最大迟延的多径接收信号进行补偿；③对于每个接收路径输入的符号，多径接收合并器经过合并处理(与数据存储器RAM相应的地址空间中保存的原有值相加)，再写入到数据存储器RAM中。

4.根据权利要求1所述的用于TD-SCDMA/3G/4G终端多径接收合并器，其特征是：①根据来自主定时器的新(I/Q)符号指示，对接收的每一个新(I/Q)符号进行计数，从而获得多径接收合并器当前要输出的I/Q符号(合并后的结果)在上述数据存储器RAM中的位置，该位置指针记作rd_ram_ptr，保存在多径接收合并器(读RAM指针产生器)中；②多径接收合并器读数据存储器RAM的指针rd_ram_ptr初始值为0；之后，对于每一个来自主定时器的新(I/Q)符号指示，rd_ram_ptr加一；③多径接收合并器输出的经过合并的数据，是从rd_ram_ptr所指向的数据存储器RAM的存储单元中读出。

5.根据权利要求1所述的用于TD-SCDMA/3G/4G终端多径接收合并器，其特征是：主定时器所指示的当前(I/Q)符号写入多径接收合并器的数据存储器RAM的地址位置，与多径接收合并器从数据存储器RAM中取当前输出的(已完成合并的)I/Q符号的地址位置，二者之间的偏移量取一个固定值，是多径接收合并器所允许的(相对主定时器)最大路径迟延，也是多径接收合并器所引入的解调时间迟延；②上述多径接收合并器所允许的最大路径迟延的数值，由DSP输入多径接收合并器，在每一个帧边界处，DSP更新此值；③如果从某一路径收到I/Q符号的迟延大于多径接收合并器所允许的最大路径迟延的数值，将会产生错误组合的数据，在这种情况下该I/Q符号不能被用于合并数据，多径接收合并器不将该I/Q符号用于合并。