[发明专利]一种实现FPGA自动下载和在线升级的方法

说明书

技术领域

本发明涉及网络安全和组网技术，尤其涉及一种实现FPGA自动下载和在线升级的方法。

背景技术

FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片在科研及通讯领域应用已久，与其他ASIC(Application Specific Integrated Circuit，专用集成电路)芯片相比，其具有设计开发周期短、设计制造成本低、开发灵活、易于实现产品的更新换代等优点。由于FPGA的应用具有以上优点，因此它在通讯产品中的应用越来越广泛。但是，由于FPGA不是固化的芯片，且内存的程序掉电之后会丢失，因此FPGA每次上电时，需要首先完成程序的下载后，才能正常的工作。目前，FPGA的下载方式分为JTAG(Joint Test Action Group，测试行动联合组织)下载、串行总线下载和并行总线下载三种方式。

JTAG下载方式：需要通过PCB(Printed Circuit Board，印制电路板)板上预留的JTAG接口进行程序的下载，并要求外接PC设备才能实现FPGA的下载。其中，JTAG Header需要通过特制的JTAG下载线连接至PC的并口上。由于FPGA不具有掉电保存的功能，因此每次设备断电之后，需要按照此种方式重新下载。

串行和并行总线下载：均需要外接一个存储FPGA程序的芯片，例如，FPGA专用的配置芯片或者一个单片机等来实现。通过FPGA专用的配置芯片或者一个单片机，可实现程序的自动下载。但是，首先增加了产品的成本；其次，当需要进行FPGA逻辑程序的更新时，依然需要通过专用的接口进行下载，不灵活。

由此可见，对于目前存在的三种FPGA下载方式，在产品中实现起来均有一定的制约和不便的地方。

发明内容

因此本发明所要解决的技术问题是提供一种实现FPGA自动下载和在线升级的方法，自动下载的方法无需配置专用存储芯片就能够实现FPGA程序的自动下载；在线升级的方法能够利用通用的网络接口实现FPGA程序的在线升级。

本发明具体是这样实现的：

1、一种实现FPGA自动下载的方法，包括如下步骤：

1-1、将FPGA的下载总线接口与CPU的通用可编程输入/输出接口连接；

1-2、设置FPGA的下载模式；

1-3、CPU通过Flash总线从非易失性存储器件中将下载程序读出；

1-4、CPU将读出的下载程序通过通用可编程输入/输出接口信号总线写入FPGA中，直至下载完成。

2、如1所述的实现FPGA自动下载的方法，步骤1-2中通过配置FPGA的下载总线接口中FPGA_M[0:2]的值，设置FPGA的下载模式。

3、如2所述的实现FPGA自动下载的方法，配置FPGA_M[0:2]的值为110，将FPGA的下载模式设置为并行总线下载；或者配置FPGA_M[0:2]的值为000，将FPGA的下载模式设置为串行总线下载。

4、如1或2或3所述的实现FPGA自动下载的方法，程序下载完成后，FPGA返回DONE信号给CPU，通知CPU可以发出下一步的操作指令。

5、一种实现FPGA在线升级的方法，包括如下步骤：

5-1、实现CPU与网络接口以及网络接口与网络的物理链路连接；

5-2、通过网络接口，将升级程序传至CPU；

5-3、CPU通过Flash总线将升级程序写入非易失性存储器件中；

5-4、升级程序写入完成，重启设备；

5-5、将FPGA的下载总线接口与CPU的通用可编程输入/输出接口连接；

5-6、设置FPGA的下载模式；

5-7、CPU通过Flash总线从非易失性存储器件中将升级程序读出；

5-8、CPU将读出的升级程序通过通用可编程输入/输出接口信号总线写入FPGA中，直至下载完成。

6、如5所述的实现FPGA在线升级的方法，步骤5-6中通过配置FPGA的下载总线接口中FPGA_M[0:2]的值，设置FPGA的下载模式。

7、如6所述的实现FPGA在线升级的方法，配置FPGA_M[0:2]的值为110，将FPGA的下载模式设置为并行总线下载；或者配置FPGA_M[0:2]的值为000，将FPGA的下载模式设置为串行总线下载。

8、如5或6或7所述的实现FPGA在线升级的方法，升级程序下载完成后，FPGA返回DONE信号给CPU，通知CPU可以发出下一步的操作指令。

由于采用了上述处理过程，本发明与现有技术相比，具有以下优点：