[发明专利]包导体的叠层、布线电路板及其制作工艺无效
| 申请号： | 200610162835.2 | 申请日： | 2006-11-24 |
| 公开（公告）号： | CN1972563A | 公开（公告）日： | 2007-05-30 |
| 发明（设计）人： | 山内大辅 | 申请（专利权）人： | 日东电工株式会社 |
| 主分类号： | H05K3/00 | 分类号： | H05K3/00;H05K3/06;H05K1/02;B32B15/08 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 孙志湧;陆锦华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 导体 布线 电路板 及其 制作 工艺 | ||
【权利要求书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日东电工株式会社，未经日东电工株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200610162835.2/1.html，转载请声明来源钻瓜专利网。
