[发明专利]高效并行CABAC解码方法及其装置有效
申请号: | 200610167355.5 | 申请日: | 2006-12-29 |
公开(公告)号: | CN101212676A | 公开(公告)日: | 2008-07-02 |
发明(设计)人: | 张鹏 | 申请(专利权)人: | 北京展讯高科通信技术有限公司 |
主分类号: | H04N7/26 | 分类号: | H04N7/26;H04N7/30;H04N7/50 |
代理公司: | 上海浦一知识产权代理有限公司 | 代理人: | 王函 |
地址: | 100084北京海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高效 并行 cabac 解码 方法 及其 装置 | ||
技术领域
本发明涉及一种数字视频解码中自适应算术编解码方法及装置,尤其涉及一种视频解码芯片中并行的二进制算术解码方法及其装置。
背景技术
H.264是国际电联(ITU)和国际标准化组织(ISO)联合制定的新一代视频编码标准。基于上下文的自适应二进制算术编码作为一项核心技术被H.264所采纳,但基于上下文的自适应二进制算术编码在大幅度提高编码效率的同时,也带来了极高的计算复杂度。
算术编码是基于区间划分的一种高效数字编码方式,其广泛用于数字图像,数字视频等数据压缩领域。通常情况下,其数据压缩能力明显优于哈夫曼编码,指数哥伦布编码等其他变长编码方式。基于上下文的自适应二进制算术编码是二进制算术编码的一种改进。其编解码过程简述如下:
视频编码码流中包含各种语法元素,比如宏块类型,编码系数等。编码过程中,语法元素的值由一个二进制比特串来表示,该串的每一个比特被送入二进制算术编码器进行独立编码。编码器为不同的语法元素的不同的比特位置定义了不同的概率模型,该模型是基于上下文的,故也成为上下文模型。上下文模型用来预测不同的语法元素中不同位置的比特在不同的上下文条件下等于1或者0的概率。模型存储在RAM(随机访问存储器)中,其每一项由大概率值(即0和1中概率较大的那个值)和大概率值发生的概率(以后简称概率)构成。算术编码器记录一个包含于(0,1)内的区间,每编码一个二进制比特,算术编码器区间根据该比特的概率划分成两个子区间,大概率区间和小概率区间。如果待编码的比特和大概率值相同,则算术编码器区间更新成大概率区间,否则更新成小概率区间。每当区间长度小于0.5时,输出一个编码比特流。
解码器同样拥有一个相同上下文模型存储器,和一个区间。解码过程正好相反,根据当前比特的概率将区间划分成大概率区间和小概率区间,并由一个偏移来决定当前的实际解码比特是0还是1。这个偏移由输入比特流决定。
基于上下文的自适应二进制算术解码过程中的条件判断极多,数据流及复杂,而且相关性极大。例如,各语法元素码字长度不定,甚至不是整数;不解码当前输出比特值,就无法确定当前语法元素解码是否结束,于是也就无法确定下一个比特解码所需要的概率模型,进而无法进行直接意义上的并行解码;同时下一个比特解码所需要的实际区间和实际偏移也必须等待前一个比特解码完成才能完全确定。
基于上述原因,除本发明以外,目前现有的基于上下文的自适应二进制算术解码器,最多均只能实时处理标准清晰度的视频码流。它们大多都是基于串行的比特处理,或者并行度不高。
发明内容
本发明克服了现有技术中的缺点,提供了一种高效并行二进制算术解码方法及其装置,以达到实时处理高清图像的要求。
本发明包括变长算术解码方法,以及与之相对应的并行二进制算术解码装置,和并行概率生成及更新装置。高速二进制算术解码的关键问题在于开发算术解码过程中的并行性,而二进制算术解码又具有高度的串行性,如何在一次算术解码过程中并行解出多个输出比特是提高二进制算术编码的关键。
并行计算需要打破算术解码过程中的那些紧密的数据相关。本发明的基本思想在于对未完全解码的输出比特进行预测,其预测值即为该输出比特的大概率值。通过预测,多个输出比特的解码过程可以基于预测的结果进行并行计算,从而计算出在输出均为大概率值的情况下,各输出比特的上下文概率,和算术解码器状态。在最后,通过并行输出的各比特的比特值是否真正与大概率值相等来决定原先的大概率预测是否正确。对于错误预测的比特及该比特之后的比特,我们将它们标记为无效输出比特,不计算进概率模型的更新和语法元素切换。
多个比特的并行解码需要多个概率和大概率值,需要多个算术解码器状态(包括范围和偏移)。多个比特需要的概率和大概率值的确定,不通过这些比特的实际解码,而是假设解码结果都是大概率值的情况进行。多个算术解码器状态的更新,也不需要这些比特的实际解码,而是假设解码结果都是大概率值的情况进行。解码之后,根据比特输出结果的有效标记,确定哪些比特的输出结果对上下文概率模型进行更新,概率更新的过程也是各有效输出比特并行进行。
并行解码需要同时获得多个概率和大概率值,这对上下文RAM的带宽提出了太高要求。为了缓解这种带宽拥塞,本发明采用局部上下文寄存器。局部上下文寄存器将解码一个图像块需要用到的上下文模型暂时寄存在各语法元素解码模块内部。从而大大降低了RAM拥塞,同时提高了系统的解码速度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京展讯高科通信技术有限公司,未经北京展讯高科通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610167355.5/2.html,转载请声明来源钻瓜专利网。