[发明专利]同步帧检错、纠错方法和装置

说明书

技术领域

本发明涉及通信内容的检错、纠错技术，具体涉及同步帧检错、纠错方法和装置。

背景技术

在目前所应用的同步技术中，发送方要向接收方发送包含同步帧和数据帧的超帧，该超帧的结构如图1所示。图1中，发送方发射的用于同步的每个同步帧信号包含两部分，第一部分为一个固定的m-bit的固定同步序列(Sync)；第二部分为一个n-bit的递减索引号(Index)。所述Index的递减方式通常为：上一帧的索引号为x，则下一帧索引号为x-1；当Index递减到0时，后面紧跟的为数据帧。

接收方首先根据m-bit的Sync找到同步帧的帧头，然后判断当前的Index值是否为0，如果为0，则把后面的内容解释为数据帧；否则，继续接收帧结构中的内容，直到Index减为0时开始接收数据帧。

上述操作方式明显存在以下缺点：

目前还没有针对同步帧的检错、纠错等错误处理方案，因此对同步帧的信号保护不够。在通信中，尤其是无线通信中，由于信道的快速多变，误码是很普遍的现象；因此，如果n-bit的Index中任一比特发生错误，都会导致接收方的同步错误。这将导致接收方对数据帧的起始位置判断错误，进而错误地接收数据帧；这也会导致用户满意度的明显降低。

发明内容

有鉴于此，本发明实施例的一个目的在于提供一种同步帧的检错方法和装置，以便检测来自发送端的同步帧的正确性，提高用户满意度。

本发明实施例的另一个目的在于提供一种同步帧的纠错方法和装置，以对来自发送端的同步帧进行纠错，提高用户满意度。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例公开了一种同步帧检错方法，该方法包括：

发送端根据自身同步帧序列的帧结构得到发送端信息序列，再根据发送端信息序列和生成多项式得到发送端校验序列并发送给接收端；

接收端根据来自发送端的同步帧序列的帧结构得到与校验序列相关的接收端信息序列，并根据所述接收端信息序列和所述生成多项式得到接收端校验序列，再根据所述接收端校验序列和所述发送端校验序列确定同步帧传输正确性。

本发明实施例还公开了一种同步帧检错装置，该装置包括与校验序列的比特数相同的乘法器、异或器和寄存器；

其中，异或器与寄存器的连接方式为间隔串联，位于末端的寄存器的输出端分别通过所述乘法器中的一个乘法器与每个异或器的输入端相连；从位于头端的乘法器到位于末端的乘法器中，分别设置有生成多项式系数。

本发明实施例还公开了一种实现同步帧检错的发送端设备，该设备包括与校验序列的比特数相同数量的乘法器、异或器和寄存器，还包括与所有寄存器相连的数据发射通道；

其中，异或器与寄存器的连接方式为间隔串联，位于末端的寄存器分别通过所述乘法器中的一个乘法器与每个异或器相连；从位于头端的乘法器到位于末端的乘法器中，分别设置有生成多项式系数；

所述寄存器，用于将得到的值反馈给相连的乘法器，并将最终得到的值发送给所述数据发射通道；

所述数据发射通道，用于将来自所有寄存器的值作为发送端校验序列发送给接收端。

本发明实施例还公开了一种实现同步帧检错的接收端设备，该设备包括与校验序列的比特数相同数量的乘法器、异或器和寄存器，还包括与所有寄存器相连的检错比较器；

其中，异或器与寄存器的连接方式为间隔串联，位于末端的寄存器分别通过所述乘法器中的一个乘法器与每个异或器相连；从位于头端的乘法器到位于末端的乘法器中，分别设置有生成多项式系数；

所述寄存器，用于将得到的值反馈给相连的乘法器，并将最终得到的值作为发送端校验序列发送给检错比较器；

所述检错比较器，用于根据来自发送端的发送端校验序列与收到的所述接收端校验序列确定同步帧传输的正确性。

本发明实施例还公开了一种同步帧纠错方法，该方法包括：

发送端根据自身同步帧序列的帧结构得到发送端信息序列，再根据发送端信息序列和生成多项式得到发送端校验序列并发送给接收端；

接收端根据来自发送端的同步帧序列的帧结构得到与校验序列相关的接收端信息序列，并根据所述接收端信息序列得到伴随序列，根据该伴随序列得到错误样式，再根据该错误样式和所述接收端信息序列得到纠错结果。