[发明专利]具有强化层的半导体封装结构及其封装方法

说明书

技术领域

本发明涉及一种半导体封装结构及其封装方法，尤指一种具有强化层的良好半导体封装结构及其封装技术。

背景技术

近年来可携式终端产品，例如：笔记型计算机、移动电话、个人数位助理器(PDA)及数码相机已形成一大主流，为了达到轻薄短小的理想境界，业界技术人员无不挖空心思全力以赴。然而，就以移动电话为例，在追求轻薄短小的强烈需求下，芯片配合着电子装置的数字化、高速处理化、多功能化、微型化等方面发展。

根据上述要求，对芯片封装体而言，除了要求达到外观尺寸微型化之外，更需要具备优良的散热能力，所以射频集成电路(RFIC)芯片由SOP封装体(即小外形封装体)缩小至QFN封装体(即方形扁平无引脚封装体)，无疑是最佳选择，然而因更高频率及更小封装体的要求，有越来越多厂商询问FCQFN封装体(即覆晶方形扁平无引脚封装体)的可行性，使其成为最热门的封装体之一，但是因为材料特性导致仍有封装技术问题无法解决，其中包括共晶锡铅凸块在回焊后坍塌，以及无铅及高铅凸块回焊温度过高导致芯片与铜钉架之间热膨胀系数差异过大，使得封装后产生凸块崩裂等问题，无法防止芯片受到湿气、热量的影响，更无法有效提供芯片与外部电路之间电性连接的媒介，进而丧失芯片的封装目的。

目前解决FCQFN封装体所面临问题的最佳方法，乃是以金凸块(gold studbump)沾附高导电银胶搭配低温烘烤。据此，FCQFN封装体所面临的问题，例如：凸块坍塌、芯片与铜钉架之间热膨胀系数差异过大等，但在可靠性实验之后却于钉架与导电银胶之间产生剥离的现象，因为银胶无法承受较大的应力，所以如何强化这一结构乃是业界亟欲解决的问题。

请参考图1所示，图1为现有技术的半导体封装结构示意图，其包含有一个导线架20、一个芯片10、若干个导电凸块13及封胶材料30，其中导线架20具有若干个引脚21；芯片10表面具有若干个金属焊垫11；导电凸块13是用来连接芯片10的金属焊垫11与导线架20的引脚21，导电凸块13更分别包含有若干个黏胶；封胶材料30是用来包覆导电凸块13和部分导线架20。

请参考图2所示，图2为现有技术的半导体封装方法流程图，其步骤包括有：提供一个导线架20，其具有若干个引脚21(步骤S100)；提供一个芯片10，芯片10表面具有若干个金属焊垫11(步骤S110)；在这些金属焊垫11上形成若干个导电凸块13，这些导电凸块13还分别包含有若干个黏胶(步骤S120)；将芯片10的导电凸块13配置于导线架20的引脚21上(步骤S130)；进行黏胶固化步骤(步骤S140)；以及进行封胶步骤，即填入封胶材料30以包覆部分芯片10、导电凸块13及部分导线架20(步骤S150)。

但是上述现有技术的半导体封装方法，其因为材料特性导致仍有封装技术问题无法解决，其中包括共晶锡铅凸块在回焊后坍塌，以及无铅及高铅凸块回焊温度过高导致芯片与铜钉架之间热膨胀系数差异过大，使得封装后产生凸块崩裂等问题，无法有效防止芯片受到湿气、热量的影响，以及提供芯片与外部电路之间电性连接的媒介，进而丧失芯片的封装目的。由此可见，现有的半导体封装技术仍有进一步改良的空间。

发明内容

本发明的目的之一在于提供一种具有强化层的半导体封装结构，其可以有效防止导电凸块坍塌或崩裂，以提高芯片与外部电路之间电性连接的可靠性，从而达到芯片封装的目的。

本发明的目的之二在于提供一种具有强化层的半导体封装方法，其主要是在导电凸块的表面形成有强化层，这样可以有效防止导电凸块坍塌或崩裂，以提高芯片与外部电路之间电性连接的可靠性，从而达到芯片封装的目的。

为达成上述目的之一，本发明采用如下技术方案：一种具有强化层的半导体封装结构，其主要包括有：一个具有若干个引脚的导线架、一个其表面具有若干个金属焊垫的芯片、若干个用来连接芯片的金属焊垫与导线架的引脚的导电凸块，以及一个覆盖于这些引脚及这些导电凸块的表面的强化层。

上述强化层为一个金属层，其材质的融点大于铅金属及锡金属的融点，且该强化层是以电镀方式形成。

上述半导体封装结构还包括有封胶材料，用来包覆这些导电凸块、强化层及部分导线架，芯片背面可暴露于封胶材料之外。

上述导线架还包括有至少一个散热垫，在芯片中央区域还包括有至少一个金属焊垫及至少一个散热凸块，且散热凸块是配置于散热垫上，该散热凸块包括有接地凸块或者电源凸块。