[发明专利]高性能可编程逻辑系统界面及晶片

说明书

技术领域

本发明是关于一种界面装置，特别是关于一种高性能可编程逻辑系统界面。

背景技术

积体电路晶片之间的沟通，依据不同的系统应用，可选择使用平行汇流排(parallel bus)或串列汇流排(serial bus)资料传输方式来进行。当两个晶片皆具有平行汇流排时，一般会使用通用输入输出(GPIO)介面来送讯号。GPIO虽然具有弹性较大的优点，然而缺点为速度较慢。因此，便发展出另一种平行且可程式化的介面，将GPIO的优点与串列汇流排的优点结合。

图1所绘示的方块图是用以说明上述传输系统。在图1中，系统100包含一积体电路晶片110以及一外部装置120，其中，外部装置120可例如为一印表机、一录影机、一数位相机、一储存装置或其他电脑周边装置。积体电路晶片110包含一内部装置130以及一汇流排控制器(bus master)140，其中内部装置130可例如为一先进先出(FIFO)装置或一暂存器(register)。积体电路晶片110更包含资料汇流排132及122、位址汇流排124、控制汇流排136及126、以及备妥(ready)汇流排138及128。内部装置130透过这些汇流排而与外部装置120沟通。

资料汇流排132及122为双向汇流排，但在同一时间只有一个方向可以传送，亦即同一时间只能选择读取或写入。资料汇流排132及122的宽度可程式化，举例来说，可程式化为同一时间传一个位元组(byte)或一个字元(word)的资料。位址汇流排124是针对外部装置120而使用，用以传送可存取外部装置120的记忆体或暂存器的位址。控制汇流排136及126传送用以写入、读取或选择外部装置120的控制讯号。备妥汇流排138及128用以传送交握(handshake)讯号，以分别控制由内部装置130及外部装置120至汇流排控制器140的讯号。举例来说，若外部装置120为一FIFO装置，则备妥汇流排138及128传送满/空(full/empty)讯号。

由于图1的资料汇流排132及122为半双工(half duplex)，因此系统100的运作模式可分为资料写入模式以及资料读取模式。在资料写入模式下(即由内部装置130写入资料至外部装置120)，由资料汇流排132自内部装置130传送讯号至汇流排控制器140，而由资料汇流排122自汇流排控制器140传送讯号至外部装置120。在资料读取模式下(即由内部装置130对外部装置120读取资料)，由资料汇流排122自外部装置120传送讯号至汇流排控制器140，而由资料汇流排132自汇流排控制器140传送讯号至内部装置130。

图2描述汇流排传输讯号的波形的例子。一个汇流排传输周期具有8个状态，其中1个为闲置(idle)状态，7个为传递状态。在闲置状态时，所有汇流排都没有作用，而在传递状态时，可分别程式化资料、位址及控制汇流排。由图2可看出，因为汇流排为半双工汇流排，所以在同一时间只能传递一个方向的资料，而无法同时进行资料的读取与写入。

因此，有必要提供一种全双工汇流排，以提供可同时接收及传送资料的机制。

发明内容

鉴于先前技术所存在的问题，本发明的主要目的在于提供了一种高性能可编程逻辑系统界面，用以提供双向且同时的传输。

根据本发明的一方面，提供了一种具有高性能可编程逻辑系统界面的晶片，包含：一第一内部装置、一第二内部装置以及一汇流排控制器。其中，第一内部装置位于晶片内，藉由一第一组内部汇流排以及一第一组外部汇流排，而与一外部装置沟通。第二内部装置位于晶片内，藉由一第二组内部汇流排以及一第二组外部汇流排，而与外部装置沟通。汇流排控制器用以控制第一组内部汇流排、第一组外部汇流排、第二组内部汇流排以及第二组外部汇流排。其中，第一内部装置与第二内部装置同时与汇流排控制器进行沟通。

根据本发明的另一方面，提供了一种高性能可编程逻辑系统界面。此高性能可编程逻辑系统界面设置于一晶片中，且此晶片包含一第一内部装置、一第二内部装置及一汇流排控制器。其中，高性能可编程逻辑系统界面包含：用以沟通第一内部装置与汇流排控制器的一第一组内部汇流排、用以沟通汇流排控制器与一外部装置的一第一组外部汇流排、用以沟通第二内部装置与汇流排控制器的一第二组内部汇流排、以及用以沟通汇流排控制器与外部装置的一第二组外部汇流排。其中，第一内部装置与第二内部装置同时与汇流排控制器进行沟通。

附图说明

图1绘示习知的资料传输系统；

图2描述习知的汇流排传输讯号的波形的例子；