[发明专利]半导体组件及其形成方法

说明书

技术领域

本发明涉及半导体，且特别有关于半导体组件及其形成方法。

背景技术

半导体集成电路芯片的电源供应线可提供电流以将主动及被动组件充电及放电，例如，当频率信号在转换状态时，数字CMOS电路会吸消耗电流。但在电路操作期间，电源供应线提供相对高强度的瞬间电流，会导致电压噪声。当瞬间电流的波动时间很短或其寄生电感、寄生电流很大时，电源供应线的电压就会产生波动。传统的电路中，集成电路的操作频率为数百万赫(MHz)至数千万赫(GHz)。在一些电路中，频率信号的上升时间非常短暂，使电源线产生很高的电压波动。而电源线中不良的电压波动会产生内部噪声及减少噪声的容忍度，减少噪声容忍度则会降低电路可靠度甚至导致电路故障。

为降低电源供应线中电压波动的幅度，常在不同电源供应线的末端或电源供应线及地线之间进行电容器滤波及去耦合。当暂时中断电压时，去耦合电容器可做为电荷贮存槽，来额外提供电源给电路。

图1为具有MOS型去耦合电容器的传统半导体组件。半导体组件1包括具有阵列区3及去耦合区4的基板2，多个晶体管5形成在基板2的阵列区3中。第一介电层6设置在阵列区3及去耦合区4之上，第二介电层10设置在第一介电层6上，且电容器11形成在阵列区3的第二介电层10中。

MOS型去耦合电容器7形成于去耦合区4的第一介电层6，且邻近于基板2。去耦合电容器7的结构类似于晶体管5，晶体管5包括多晶硅栅极8，及其上方的硅化物层9。

由于多晶硅电容器电极板是经由掺杂所形成，因此MOS型电容器的电容量会随着所施加的电压而产生相当大的差异。因此，这些组件具有高电容电压系数。此外，当MOS型晶体管的电容器邻近于基板时，会产生寄生效应。

金属-绝缘体-金属(MIM)型电容器可形成于半导体基板的上方内联机层，以降低寄生效应。MIM型电容器可利用导电金属材质形成电极板，藉此避免多晶硅掺杂的问题与多晶硅-绝缘体-多晶硅(PIP)电容器的多晶硅空乏的问题。

图2显示后段制程的MIM型电容器。半导体组件1包括具有阵列区3及去耦合区4的基板2，多个晶体管5形成于基板2的阵列区3中。第一介电层6设置于阵列区3及去耦合区4之上，第二介电层10设置在第一介电层6上，且电容器11形成在阵列区3的第二介电层10中。第三介电层12设置于第二介电层10的上方，且金属层14形成在第三介电层12的上方。上述后段制程由形成金属层开始。

MIM型去耦合电容器16形成于去耦合区4的第三介电层12。去耦合电容器16包括底部电极18、顶部电极22及介于二者之间的介电层20。MIM去耦合电容器的形成整合在后段制程中。

在传统的后段制程中，形成MIM去耦合电容器需要额外的掩模及步骤。且后段制程的高温程序，使得高介电常数层难以形成于金属电极之间。此外，MIM去耦合电容器的电容量较小且所占空间较大，难以进一步降低尺寸。

发明内容

本发明提供一种半导体组件，包括基板，具有阵列区及去耦合区；第一介电层，设置于该基板上；第二介电层，设置于该第一介电层上；多个主动元件，形成于该阵列区的第一介电层上；第一电容器，形成于该阵列区的第二介电层中；第二电容器，形成于该去耦合区的第二介电层中，以及插塞，形成于该阵列区的第一介电层中，且电性连接该主动元件及该第一电容器。

根据本发明具体实施例的半导体组件，其中该主动元件为晶体管。

根据本发明具体实施例的半导体组件，其中该第一及第二介电层包括介电常数小于4的低介电常数材质。

根据本发明具体实施例的半导体组件，其中该第一及第二电容器为直立式金属-绝缘体-金属电容器，其具有第一金属层、第二金属层及介电膜于两者之间，其中该介电膜包括高介电常数材质。

根据本发明具体实施例的半导体组件，其中该第二电容器为去耦合电容器。

根据本发明具体实施例的半导体组件，其中还包括第二插塞，形成于该去耦合区的第一介电层中，且连接该基板及该第二电容器。

本发明另提供一种半导体组件的形成方法，包括提供基板，其具有阵列区及去耦合区；形成主动元件区于该基板的阵列区上；沉积第一介电层于该基板及该主动元件上；形成第一插塞在该阵列区的第一介电层中，且连接该主动区；沉积第二介电层于该第一介电层上；同时形成第一电容器于该阵列区的第二介电层中，及第二电容器于该去耦合区的第二介电层中，其中该第一电容器连接该第一插塞。

根据本发明另一具体实施例的半导体组件的形成方法，其中该主动元件为晶体管。