[发明专利]制造半导体器件的方法

说明书

技术领域

本发明涉及半导体器件，更具体而言，涉及制造半导体器件的方法，所述方法可以通过减少位线之间的电容来减少RC延迟。

背景技术

图1A-1C是描述制造半导体器件的常规方法的横截面图。

参考图1A，在形成有结构(未显示)的半导体衬底10上形成层间绝缘层11。在层间绝缘层11内形成接触孔，通过所述接触孔暴露半导体衬底10的特定部分。用导电层填充接触孔，由此形成下接触12。

在包含下接触12的整个表面上依次形成蚀刻-停止氮化物层13和氧化层14。

参考图1B，使用蚀刻-停止氮化物层13作为停止层蚀刻氧化物层14，由此形成沟槽15。通过过蚀刻方法除去沟槽15下面的蚀刻-停止氮化物层13，由此暴露出下接触12和与下接触12邻近的层间绝缘层11的特定部分。此时，将蚀刻-停止氮化物层13下面的层间绝缘层11蚀刻至期望的特定厚度。

参考图1C，在包含沟槽15的整个表面上形成阻挡金属层(未显示)。形成导电层来填充沟槽15。进行抛光过程使氧化物层14暴露出，因此形成位线16。

在现有技术中，蚀刻-停止氮化物层13的总厚度位于位线16之间。氮化物层的介电常数比氧化物层的介电常数高两倍，造成位线电容增大。因此，增加了RC延迟。

发明内容

本发明涉及制造半导体器件的方法，所述方法可以通过减少位线之间的电容来减少RC延迟。

在一个实施方案中，制造半导体器件的方法包括下列步骤：在半导体衬底上形成层间绝缘层和蚀刻-停止氮化物层，对蚀刻-停止氮化物层和层间绝缘层进行蚀刻以形成接触孔，在接触孔内形成接触，在包含接触的整个表面上形成氧化物层，采用蚀刻-停止氮化物层作为目标蚀刻氧化物层，由此形成沟槽，通过所述沟槽暴露所述接触和与所述接触邻近的蚀刻-停止氮化物层，并且在沟槽中形成位线。

附图说明

图1A-1C是说明制造半导体器件的常规方法的横截面图。

图2A-2C是说明根据本发明的一个实施方案制造半导体器件的方法的横截面图。

具体实施方式

下面参考附图描述了根据本发明的具体实施方案。

图2A-2C是说明根据本发明的一个实施方案制造半导体器件的方法的横截面图。

参考图2A，在半导体衬底20上依次形成层间绝缘层21和蚀刻-停止氮化物层22，所述半导体20具有形成在其中的结构。

对蚀刻-停止氮化物层22和层间绝缘层21进行蚀刻以形成接触孔，通过所述接触孔暴露半导体衬底20的部分。用导电层填充接触孔来形成下接触23。

在包含下接触23的整个表面上形成氧化物层24。氧化物层24可以包含常规(general)氧化物层，但是优选包含这样一种氧化物层，这种氧化物层中加入了F(氟)(也就是说，F氧化物层)，具有约为3.7的介电常数，低于常规氧化物层约为4.2的介电常数。

参考图2B，使用蚀刻-停止氮化物层22作为停止层蚀刻氧化物层24，从而形成沟槽25，通过沟槽25暴露下接触23和与下接触23邻近的蚀刻-停止氮化物层22的特定部分。此时，还将蚀刻-停止氮化物层22蚀刻至厚度位约10-200。

由于对沟槽25的蚀刻停止在蚀刻-停止氮化物层22，所以沟槽25具有恒定的深度。

参考图2C，在包含沟槽25的整个表面上形成阻挡金属层(未显示)。形成导电层来填充沟槽25。进行抛光过程使氧化物层24暴露出，从而形成位线26。

将具有低介电常数的氧化物层24填充在位线26之间。具有高介电常数的蚀刻-停止氮化物层22的部分很小。因此，在形成具有相同厚度的位线的情况下，位线电容可以降低约10％。

在现有技术中，在位线之间存在厚度为约300的蚀刻-停止氮化物层和厚度为约1200的氧化物层。因此，位线间电容Cb是300×氮化物层的介电常数(8)+1200×氧化物层的介电常数(4.2)，也就是约7740。

然而，在本发明中，在位线之间存在具有厚度h(指图2B)的氮化物层和具有厚度(1500-h)的氧化物层。因此，位线间电容Cb变为h×氮化物层的介电常数(8)+(1500-h)×氧化物层的介电常数(4.2)。

因此，当h是150时，位线间电容为6870。因此，优点是位线间电容减少约7.7％。当h是100时，位线间电容为6680。因此，优点是位线间电容减少约10.3％。