[实用新型]自重构片上多媒体处理系统

说明书

技术领域

本实用新型涉及多媒体处理系统，更具体地说，涉及一种自重构片上(SOCsystem on chip)多媒体处理系统。

背景技术

图像视频的编解码器被广泛用于电视广播，视频会议，数码相机，手机，摄像头等生活的各个领域。为了满足实时快速的要求，对图像采集端的编码器，以及图像接受端的解码器的要求越来越高。传统的编解码器主要有两种解决方案：一种是软件解决方案，利用软件实现编解码处理。这种方法的优点在于软件具有灵活性高，开发周期短，可升级等特点。缺点是速度受处理器主频限制，在便携设备中常常无法满足实时要求，因此通常使用DSP(Digital SignalProcessor)芯片来提高速度；另一种是硬件解决方案，即用ASIC(ApplicationSpecific Integrated Circuit)芯片实现编解码处理。这种方法的优点在于速度快，稳定性高，缺点是开发周期长，灵活性差，通常只适用于一种或一类编解码器。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述速度慢、灵活性差的缺陷，提供一种速度快、灵活性强的自重构片上多媒体处理系统。

本实用新型解决其技术问题所采用的技术方案是：构造一种自重构片上多媒体处理系统，包括：

用于整个程序的运行、进程调度的处理器5；

用于存放所运行的程序及中间数值的存储器7；

用于进行系统中各部分间通讯的片上总线10，

还包括：

连接在所述片上总线上的、用于对多媒体信号进行编/解码的多媒体处理模块8，该模块的全部或部分可重构；

连接在所述片上总线上的、用于存放至少两个重构模块的配置文件的重构配置文件储存器9；

连接在所述片上总线上的重构控制器6，所述重构控制器6在收到所述处理器5发出的重构信号时，从重构配置文件储存器9读出被指定的配置文件，通过所述片上总线10写入多媒体处理模块8的可重构部分81。

在本实用新型所述的系统中，所述多媒体处理模块8包括固定部分82和重构部分81。

在本实用新型所述的系统中，所述片上总线10包括CORECONNECT总线(一种IBM公司专用的片上系统(SoC system on chip)总线)；所述可重构部分81与固定部分82之间的信号通过BUS MACRO(FPGA器件的一种内部资源)83连接。

在本实用新型所述的系统中，所述多媒体处理模块8包括可现场编程的FPGA(Field Programmable Gate Array)器件；所述可重构部分81每次重构后在所述FPGA上的面积均相同，其所占用面积的边界和布线资源固定不变。

在本实用新型所述的系统中，所述可重构部分81包括功能模块和IPIF(IPInterface)模块，所述功能模块与IPIF模块相连，所述IPIF模块除与功能模块相连外，还与所述片上总线10相连。

在本实用新型所述的系统中，所述重构控制器6包括内嵌于FPGA中的HWICAP(Hardware Internal Configuration Access Port)模块或单独的MCU。

在本实用新型所述的系统中，所述HWICAP模块通过IPIF模块将重构配置文件内容写入可重构部分81。

在本实用新型所述的系统中，所述HWICAP模块每次写入1bit的可配置逻辑列的重构配置文件内容。

在本实用新型所述的系统中，所述系统处理的多媒体格式包括JPEG、JPEG2000、MPEG-2、MPEG-4、H.263、H.264或RM/RMVB中的一项或多项。

实施本实用新型的自重构片上多媒体处理系统，具有以下有益效果：

由于本实用新型中硬件功能模块随收到的多媒体信号的格式变化而变化，即采用了自重构系统，所以其处理速度快，灵活性强，可以用一种设备处理多种多媒体信号，可实现硬件的时分复用，大大节省硬件资源。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型自重构片上多媒体处理系统实施例的结构示意图；

图2是本实用新型自重构片上多媒体处理系统实施例中多媒体处理模块中可重构或固定模块与片上总线连接的结构示意图；

图3是本实用新型自重构片上多媒体处理系统实施例中重构控制器HWICAP模块的逻辑框图。

具体实施方式