[实用新型]一种控水装置

说明书

技术领域

本实用新型涉及一种CMOS电源控制电路，特别是指一种可用于保存主机板上CMOS时钟数据的CMOS电源控制电路。

背景技术

CMOS(Complementary Metal-Oxide Semiconductor)是一种用互补型金属氧化物半导体制造的存储器，是电脑主机板上的一块可读写的芯片，用来保存当前系统的硬件配置和用户对某些参数的设定。

CMOS本身是一块存储器，能对其中的数据起到存储的作用。当要清除其中的数据时，CMOS中的时钟数据也将被清除，无法保存，给用户使用电脑带来不便。

如图1所示的现有技术中用于清除CMOS设置的电路。其包括一CMOS电路20’、一第一电阻R1’、一第二电阻R2’、一第一电容C1’、一第二电容C2’、一第三电容C3’及一跳线开关30’。该CMOS电路20’包括一CMOS时钟电路50’及一CMOS存储电路70’，该CMOS电路20’集成于一主机板上的南桥芯片中。该跳线开关30’具有三个针脚1、2、3，在正常情况下，即不清除CMOS设置时，将针脚1和针脚2短接，则该跳线开关30’将处于断开状态。一电源电路10’的输出端通过该第一电阻R1’与该跳线开关30’的针脚2相连，该跳线开关30’的针脚3接地，该跳线开关30’的针脚2通过该第一电容C1’接地，且该针脚2直接与该CMOS时钟电路50’的供电端相连，该CMOS时钟电路50’的供电端通过该第二电容C2’接地，该针脚2还通过该第二电阻R2’与该CMOS存储电路70’的供电端相连，该CMOS存储电路70’的供电端通过该第三电容C3’接地。当清除CMOS设置时，将该跳线开关30’的针脚2与针脚3短接，则该跳线开关30’处于导通状态，此时图1中所示的第一节点11’的电压为零，则该第二节点13’及第三节点1 5’的电压也为零，因此该电源电路10’的输出端输出的电压将无法输入至该CMOS时钟电路50’的供电端及该CMOS存储电路70’的供电端，此时该CMOS中的数据将被清除，其中的时钟数据也被清除。

发明内容

鉴于以上内容，有必要提供一种用于清除CMOS设置时能够保存主机板上CMOS时钟数据的CMOS电源控制电路。

一种CMOS电源控制电路，用于清除CMOS设置时能够保存CMOS时钟数据，其包括一CMOS时钟电路、一CMOS存储电路及一开关元件，所述开关元件一端具有一节点，所述节点通过一电阻分别连接所述CMOS时钟电路及一电源电路，所述节点还连接所述CMOS存储电路，所述开关元件另一端接地。

相较于现有技术，本实用新型CMOS电源控制电路的开关元件闭合时，所述CMOS存储电路接地，清除了CMOS存储电路中保存的数据，时钟电路仍处于电源供应状态，而使所述CMOS时钟电路的数据能够保存。

附图说明

图1是现有技术中用于清除CMOS设置的电路图。

图2是本实用新型CMOS电源控制电路较佳实施例的电路图。

具体实施方式

请参阅图2，本实用新型CMOS电源控制电路的较佳实施方式包括一CMOS电路20、一第一电阻R1、一第二电阻R2及一开关元件。该CMOS电路20包括一CMOS时钟电路50及一CMOS存储电路70，该CMOS电路20集成于一南桥芯片中。该CMOS时钟电路50主要用于运行及存储电脑系统的时钟数据，该CMOS存储电路70主要用于存储电脑系统中的各种配置及数据。在本实施方式中，该开关元件为一跳线开关30。

该跳线开关30具有三个针脚，分别为针脚1、2、3，在正常情况下，即不清除CMOS设置时，将该跳线开关30的针脚1和针脚2短接，则该跳线开关30处于断开状态。

一电源电路10的输出端通过该第一电阻R1分别与一第一电容C1及一第二电容C2的一端相连，该第一电容C1及该第二电容C2的另一端分别接地。该电源电路10的输出端通过该第一电阻R1与该CMOS时钟电路50的供电端相连，该CMOS时钟电路50的供电端通过该第二电容C2接地。该电源电路10的输出端通过该第一电阻R1及该第二电阻R2与该跳线开关30的针脚2相连，该跳线开关30的针脚3接地。该跳线开关30的针脚2还与该CMOS存储电路70的供电端相连。该CMOS存储电路70的供电端通过一第三电容C3接地。该CMOS时钟电路50与该跳线开关30之间串联该第二电阻R2。