[实用新型]一种新型的8位RISC微控制器构架

说明书

技术领域

本实用新型属于半导体集成电路设计领域，涉及一种8位RISC微控制器(MCU)系统构架。

背景技术

微控制器已经广泛运用到社会生活的各个领域，对国民经济的发展起到了必不可少的促进作用，同时对微控制器的可靠性、抗干扰性、灵活性、兼容性也有着越来越高的要求。目前市场上的8位OTP微控制器存在着以下不足：(1)对于两极四段流水结构，各模块间无法相互备份、相互依靠，更不能对数据进行预处理和处理，严重影响了该结构的抗干扰能力；(2)存储器容量的不足及数据存储器与程序存储器复用，没有专门的寄存器堆，或者是特殊寄存器堆与通用寄存器堆没有分开，影响了对这些寄存器的访问速度，限制了运行速度的提高；(3)缺乏完备的外设，从而限制了芯片与外部的联系，为后续设计带来不便。(4)系统可靠性、灵活性有待进一步提高同时降低成本。

发明内容

本实用新型需要解决的技术问题是设计一种新型的8位RISC微控制器及外围部件，以克服现有技术存在的上述缺陷。

本实用新型的技术方案：

一种新型的8位RISC微控制器构架，包括：

内核，包括时钟发生器、复位逻辑、CPU(中央处理单元)的操作、ALU(算术逻辑单元)的操作、器件的存储器构成、中断操作和描令集。

外设，包括输入输出端口(I/O)、三路定时器、两路捕捉、比较和脉宽调制(CCP)模块、串行外围接口(SPI)模块、芯片间总线IIC方式、通用同步异步收发器USART(SCI)、8位8路模/数(A/D)转换器、并行从动端口(PSP)。

特殊功能部件，包括器件配置位、片内上电延时复位(POR)、欠压复位(BOR)逻辑、看门狗定时器(WDT)、休眠模式。

三部分通过系统总线相连接。

所说的时钟发生器用于为上述四相提供时钟信号，同时产生所述二级四段流水线结构所需的同步时钟信号。其特征在于可根据实际应用选择不同的工作模式，包括低频(低功耗)模式、普通模式、高频模式、外部电阻/电容模式。

所说的复位逻辑包括上电复位(POR)逻辑、正常工作状态下的外部复位逻辑、休眠状态下的外部复位逻辑、正常工作状态下看门狗定时器溢出复位逻辑、欠压复位(BOR)逻辑。

所说的CPU(中央处理单元)和ALU(算术逻辑单元)采用两级四段流水线、哈佛型结构，把16位的程序储存器总线和8位的数据总线分开独立运行，通过将一个指令周期分为4部分，产生四个不重叠的正交时钟(Q1、Q2、Q3、Q4)来实现在一个指令周期内即执行前一条指令又取出当前指令，使一条指令的取指和另一条指令的执行在同一个周期内完成。其特征在于：在Q1相实现指令译码，PC备份，双周期指令预处理，中断向量处理，外部中断和端口变化中断预处理操作；Q2相实现接收译码后的寻址操作数和数据内容，并完成对功能寄存器或数据寄存器的读取，同时完成对中断请求标志位的扫描操作及外部中断对休眠模式激活的预处理操作；Q3相实现接收译码后输出的运算类型操作码、接收数据读取装置输出的数据内容，并完成ALU(算术逻辑运算)装置的算术逻辑运算、同时完成端口变化终端处理及其对休眠模式激活的预处理操作，同时读取下一条指令；Q4相实现将算术逻辑单元的运算结果按照指令译码后操作数寻址部分做写回操作，包括完成ALU数据写回、内部中断和堆栈处理，同时完成PC处理，PC处理包括PC加1、PC出栈、PC跳转。

所说的器件的储存器包括程序储存器和数据储存器，其特征在于数据寄存器包括特殊寄存器和通用寄存器，利用地址映射电路把分布在不同的区和数据空间的特殊寄存器和通用寄存器的物理地址映射到连续的物理地址上。作为改进本芯片程序储存器为采用的大容量的8K×16位OTP存储器，以使得芯片能够适应当前应用程序越来越大趋势的需要，从而提高芯片的使用范围；数据存储器分为两部分，特殊寄存器与通用寄存器，共464×8bit，其中特殊寄存器为96×8bit，通用寄存器368×8bit，通用数据存贮器采用单端口，异步低功耗SRAM实现。

所说的中断操作为中断模块接受中断请求后判断该请求是否同时满足中断允许和中断有效允许，如果是，将中断请求转换成中断响应，系统进入中断，否则，不产生中断响应。