[实用新型]电压控制晶体管和横向扩散金属氧化物半导体晶体管

说明书

技术领域

本实用新型涉及半导体装置，更确切地说，本实用新型涉及电压控制晶体管和横向扩散金属氧化物半导体(LDMOS)晶体管。

背景技术

自驱动LDMOS晶体管技术已陆续被提出，其中一种技术包括以额外的离子注入将LDMOS晶体管的启动阈值电压调节到较低电压电位。然而，此技术的劣势在于较高的泄漏电流、降低的击穿电压和额外的掩模工艺成本。另一技术利用漏极到栅极的寄生电容器(parasitic drain-to-gate capacitor)来耦合栅极电压电位，以制得自驱动LDMOS晶体管。然而，漏极到栅极的寄生电容器的电容随着串联连接的耗尽电容器而变化，因此不能将栅极电压电位准确地控制在所需的电压电位。另一技术则利用分压器，其由位于LDMOS晶体管的栅极与漏极之间的高阻值多晶电阻器(high resistance poly resistor)和从栅极连接到衬底的电阻器组成，以提供用于导通LDMOS晶体管的栅极电压电位。然而，此发明的劣势包括多晶电阻器的高阻值变化、额外的掩模工艺成本和较大的晶粒占用空间。

实用新型内容

本实用新型提出一种电压控制晶体管，其利用在漏极端子与辅助区域之间的寄生电阻器来达到自驱动的目的并降低电压控制晶体管的备用功率消耗。

寄生电阻器形成于两个耗尽边界之间。当两个耗尽边界夹止时，电压控制晶体管的栅极电压电位被维持在漏极端子处的漏极电压电位。以LDNMOS为例，由于将栅极电压电位设计成等于或高于LDMOS晶体管的启动阈值电压，所以LDMOS晶体管会相应地导通。

根据本实用新型，制造寄生电阻器不需要额外的掩模工艺和额外的晶粒空间。此外，本实用新型的寄生电阻器不会降低LDMOS晶体管的击穿电压和操作速度。此外，当两个耗尽边界夹止(pinch off)时，栅极电压电位不再回应漏极电压电位的增加而变化。

本实用新型的目的及解决其技术问题是采用以下技术方案来实现的。依据本实用新型提出的一种电压控制晶体管，其包括电压控制端子、源极端子和漏极端子，其中不连续的极性分布结构形成于所述漏极端子与所述电压控制端子之间，电压控制端子连接到与所述漏极端子具有相同掺杂极性的辅助区域，准连接掺杂区域连接所述电压控制晶体管的漏极区域与所述辅助区域，所述准连接掺杂区域具有由漏极电压电位控制的两个耗尽边界。

在此，电压控制端子处的电压电位回应所述漏极端子处的电压变化而变化。当所述电压控制晶体管的夹止情况发生时，所述电压控制端子处的电压电位将被控制以维持在预定电压电位。相对地，当所述电压控制端子处的电压电位超过所述预定电压电位时，所述电压控制端子处的电压电位将不再随着所述漏极端子处的漏极电压电位变化而变化。更进一步来看，当所述两个耗尽边界漏极电压电位控制下夹止时，所述电压控制端子处的电压电位将被控制以维持在所述预定电压电位。

本实用新型的目的及解决其技术问题还采用以下技术方案来实现的。依据本实用新型提出的一种横向扩散金属氧化物半导体晶体管，其包括漏极、栅极和源极，其中准连接掺杂区域连接所述漏极和所述栅极，具有不连续极性分布结构的所述准连接掺杂区域平行于所述横向扩散金属氧化物半导体晶体管的导电沟道。在此，不连续极性分布结构有助于形成准连接掺杂区域的夹止结构。

应了解，前面的概括描述和下面的详细描述均为示范性的，且意在提供所主张的本实用新型的进一步阐释。更进一步的目标和优势将通过对随后的描述和附图的考虑而变得明显。

附图说明

本实用新型包括附图以提供对本实用新型的进一步理解，且附图并入此说明书中并组成其中的一部分。附图说明本实用新型的实施例，且与描述内容一起用于阐释本实用新型的原理。

图1展示根据本实用新型一实施例的自驱动LDMOS晶体管的横截面图。

图2展示根据本实用新型实施例的具有两个耗尽边界的自驱动LDMOS晶体管的横截面图。

图3展示自驱动LDMOS晶体管的栅极电压电位对漏极电压电位的特性图。

具体实施方式