[实用新型]具暂存器的即时时钟芯片模块

说明书

技术领域

本实用新型涉及一种用于读取计算机时钟的芯片，尤其涉及一种具暂存器的即时时钟芯片模块，该模块通过预设的中央处理器的控制命令即可将即时时钟内的外部暂存器中的时间标记静止，以达到无论预设的中央处理器是否于忙录的状态下，皆可准确的读取中央处理器所下达读取命令的正确时间点的功效。

背景技术

目前电子科技的快速成长，使得各式电子产品已成为人们生活或工作中不可或缺的工具，然而于多元化的电子产品中如计算机或自动化控制设备中，占有重要地位而却默默工作的装置即是电子元件中的即时时钟。

而一般电子系统中的即时时钟，若失去其准确性且对于某些电子系统，如：服务器系统而言，在网络上需要提供传播的日期信息的时间给该客户端，或是对于计算机系统而言，则需要所执行的应用软件程序的日期信息的精确时间，若是其系统内的即时时钟失去其精确度的话，则系统的整体效能和准确度将会大打折扣，甚至发生服务器的错误而造成当机。

再者，一般计算机系统中均有一即时时钟用以计算计算机系统的时间，并常用于产生资料存取、程序运算等方面的时间记录，而为达上述目的则利用该即时时钟来做为直接读取计算机系统时间的装置，而在目前读取即时时钟的方法，利用以串行方式读取即时时钟芯片里计数的时间，但若在中央处理器读取串行资料时，即时时钟芯片尚在计数时间，则会出现所读回的时间并非所要的瞬间，若中央处理器的读取时间过长甚置会使读出秒数或分数，可能因秒数恰好由0分59秒进位成1分0秒，但所读到的即时时间却是0分0秒，而使读到的时间慢了一分钟，同理，若进位恰好为时、日或更甚于月时，所读取的即时时间的误差则更大，而增加电子系统潜在的不稳定性。

缘此，上述现有技术的不足，便为从事此行业者所亟欲改善的课题，而有待相关业者作进一步改良与创新设计的必要。

发明内容

本实用新型的主要目的在于提供一种具暂存器的即时时钟芯片模块，藉由即时时钟芯片模块所设立的外部暂存器，可以使得中央处理器在各种状态下(运算其它程序而处于忙录的状态)，皆可准确的读取中央处理器所下达读取命令的正确时间点。

本实用新型的次要目的在于提供的具暂存器的即时时钟芯片模块，通过外部控制端所设立的中断讯号脚，即可增加判断外部事件发生时间的读取，因此若程序或系统有特殊的事件发生时，便可触发读取讯号启动脚，因此使用者即可准确查验该事件正确的触发时间点的功效。

为达成上述目的，本实用新型提供的一实施例如下：

一种具暂存器的即时时钟芯片模块，是用于电子装置的即时时钟，当预设的中央处理器于欲读取时间标记时，可将即时时钟内的外部暂存器中的时间标记静止，尔后再由该预设的中央处理器将外部暂存器的时间标记读出，其特征是：

该具暂存器的即时时钟模块由控制器、时序产生器及外部暂存器所构成；

该产生时间标记的时序产生器与存入时间标记的外部暂存器电性耦接；

该外部暂存器与时序产生器、控制器电性耦接；

该控制器与其控制的时序产生器、外部暂存器电性相耦接。

为达成上述目的，本实用新型提供的另一实施例如下：

一种具暂存器的即时时钟芯片模块，是用于电子装置的即时时钟，并当预设的中央处理器于欲读取时间标记时可通过外部控制端分别将即时时钟内的外部暂存器中的时间标记静止，尔后再由该预设的中央处理器将外部暂存器的时间标记读出，其特征是：

该具外部暂存器的即时时钟由控制器、时序产生器及外部暂存器所构成；

该产生时间标记的时序产生器与存入时间标记的外部暂存器、控制器电性耦接；

该外部暂存器与时序产生器、控制器及外部控制端电性耦接；

该控制器与时序产生器、外部暂存器电性耦接，并与中央处理器讯号连接；

外部控制端与外部暂存器及中央处理器连接。

通过上述技术特征，本实用新型具有的有益效果表现为：

(一)本实用新型通过即时时钟芯片模块所设立的外部暂存器，因此无论中央处理器是否因为运算其它程序而处于忙录的状态下，皆可准确的读取中央处理器所下达读取命令的正确时间点，因此不会如现有技术的即时时钟芯片尚在计数时间时，则会出现所读回的时间并非所要的瞬间，亦不会因中央处理器的读取时间过长而造成时间跳位的状况，且使用者无须利用软件去避免读取即时时钟上时间进位的误差。