[实用新型]一种电压电平转换电路

说明书

技术领域

本实用新型属于数模混合集成电路领域，涉及一种电压电平转换电路，特别是涉及由单稳态脉冲延时电路和电流比较器及反相器构成的电平变换电路，适用于集成电路中不同的数字信号电平之间的转换。

背景技术

在集成电路中控制信号从某一工作电压电路部分传输到另一工作电压电路部分时，由于工作电压的不同，须要对传输信号进行电平转换。尤其在高频的信号电路中，当电压相差较大时，传输信号的电平转换处理就显得非常地重要。如图1所示，这是现有低压电平转换到高压电平的一种传统电压电平转换器，其包括PMOS晶体管PG1及PG2、NMOS晶体管NG1及NG2与一反相器INV，其中所述PMOS晶体管PG1及PG2称作上拉晶体管，所述NMOS晶体管NG1及NG2则称为下拉晶体管。现令供应电压V_ccH为3.3伏特，而输入端I的输入电压为一介于0至1.2伏特间的矩形波。当输入电压V_in由低电平的0伏特变换至高电平的1.2伏特时，NMOS晶体管NGI被导通，且PMOS晶体管PG2的栅极变为低电平而使PMOS晶体管PG2导通，故输出端V_out的输出为一高电平的3.3伏特电压。因此，电压电平转换器将1.2伏特的输入电压V_in转换为3.3伏特的输出电压V_out。然而，由于0伏特不能瞬间转换至1.2伏特，因此转换期间所经过的较低输入电压V_in可能无法使各PMOS晶体管PGI及PG2与NMOS晶体管NGI及NG2达到实际开关动作，因只有其栅极被充电至临界电压(约0.8伏特)以上方能达开关结果。另外，PMOS晶体管PG2及NMOS晶体管NG2在分别趋向于导通及截止与分别趋向于截止及导通的过程中对于输出电压v_out的上拉及下拉有互相竞争的现象，因此输出电压V_out在转变成低电平时速度较慢，动态功率损耗大，波形亦因此失真。如图2的输入电压V_in及输出电压V_out波形所示，输入电压V_in在由低电平转换至高电平时，输出电压V_out于一延迟时间T_r后才拉升至高电平；且输入电压V_in在转换至低电平时，输出电压V_out于一延迟时间T_f后才降至低电平。因此，输出波相较于输入波存有失真情形。另外电路要求输入端的低电平的电压与输出端的低电平的电压值相同，这样限制了电平的转换范围。

当输入信号V_in产生噪声而无法很准确维持为一定值时，由此因互相竞争而产生的失真不随之改变，最后使输出的转换时间漂移，这一般称作“抖动”现象，一般皆希望将之降低以获得与输入波相同的输出波。另外，当输入信号存在噪声时，电压电平转换器的各晶体管的开关情形与无噪声时不尽相同，故输出信号会随时间变动，且此变动亦是一般希望加以降低的。此外，由于NMOS晶体管NG1和NG2所承受的最高电压约为2.5伏特，因此其栅极需制作得较厚，故其临界电压亦较高。此时，较低的输入电压Vin不能使NMOS晶体管NG1和NG2导通，故NMOS晶体管NG1和NG2的切换速度慢。因此，下拉晶体管NG1和NG2的栅极厚度以较低为佳，以使其切换速度获得改善。

发明内容

本实用新型的目的在于提供一种电压电平转换电路，该电路具有较灵活的电压转换范围，电转换速度快、并具有降低噪声及抖动的影响。