[发明专利]双扁平无引脚半导体封装

说明书

背景技术

本发明有关一种半导体封装，特别是指一种双扁平无引脚(DFN)半导体封装及其制作方法。

四侧扁平无引脚(QFN)半导体封装是非常著名的现有技术。四侧扁平无引脚半导体封装广泛使用于高输出脚位集成电路封装应用。举例而言，一种四侧扁平无引脚半导体封装，公开于美国专利公开第2002/0177254号的“半导体封装及其制作方法”，本发明所公开的半导体封装包含多个连接垫与一埋入晶粒。将这些连接垫至少部分黏着于一晶粒接收区域，并将一绝缘体设置于晶粒接收区域，而晶粒是粘着于绝缘体。且晶粒具有多个晶粒接合垫。将多个连接垫连接于这些晶粒接合垫，以分别与这些晶粒产生连接关。另外，将填充胶至少部分填胶于前述连接垫、绝缘体与晶粒。并使得连接垫与绝缘体露出了部分表面在填充胶的外表面，这些露出的表面则大致与填充胶的外表面为共平面。如图1A与图1B所示，即为制作完成的半导体封装结构。

双扁平无引脚半导体封装于功率式金属氧化物半导体场效晶体管上的应用已被发表出来。在功率式金属氧化物半导体场效晶体管的应用中，半导体封装的热诱导应力的减少和其热与电性的执行同样被列为主要的注目焦点。而在这样的应用中，既有的四侧扁平无引脚半导体封装无法提供必须的热性质。

因而，让双扁平无引脚半导体封装达到具有良好的热性质以及电性执行性质，的确有其必要性。最好让双扁平无引脚半导体封装能提供有效的散热路径。并且，最好让双扁平无引脚半导体封装可达到电阻与电感的减少。

发明内容

本发明的主要目的在于提供一种双扁平无引脚半导体封装，其包括导线架、晶粒与填充胶，导线架具有晶粒接合垫以及与晶粒接合垫共同形成的漏极引脚、栅极引脚与源极引脚，而晶粒结合于晶粒接合垫，其晶粒源极接合区域连接于源极引脚，晶粒栅极接合区域连接于栅极引脚，填充胶则至少部分覆盖于晶粒、漏极引脚、栅极引脚与源极引脚。

本发明的另一目的在于提供一种双扁平无引脚半导体封装，其包括导线架、晶粒与填充胶，导线架具有晶粒接合垫以及与晶粒接合垫共同形成的漏极引脚、栅极引脚与源极引脚，且源极引脚具有一延伸区域，晶粒结合于晶粒接合垫，其晶粒源极接合区域连接于源极引脚，晶粒栅极接合区域则连接于栅极引脚，晶粒接合垫与漏极引脚提供晶粒一散热深度，且填充胶覆盖于晶粒、漏极引脚、栅极引脚与源极引脚。

本发明的又一目的在于提供一种双扁平无引脚半导体封装的制作方法，包含下列步骤：首先，形成导线架，此导线架具有晶粒接合区域以及与晶粒接合区域共同形成的漏极引脚、栅极引脚与源极引脚，然后，结合晶粒至晶粒接合区域，继而，连接晶粒源极接合区域至源极引脚，再连接晶粒栅极接合区域至栅极引脚，最后，则对晶粒、漏极引脚、栅极引脚与源极引脚进行封胶。

在此先大概叙述本发明的重要特征，以便以下的说明书内容可以容易被了解，也使得本发明的技术可以更被突显。当然，本发明的其它特征将可通过以下的具体实施方式内容以及权利要求来了解与获得。

就这方面来说，在详细说明本发明的至少一实施例之前，必须了解到本发明的保护范围并不会受到说明书中所架构的细节所限制，同样，也不会受到记载于以下的内容或图式中的组件所限制。再者，本发明可以应用于其它实施例，更可以利用各种方法来实现。并且，在此处与摘要所使用的文词和用语仅是为了帮助了解说明书，也不应该被认为是一种限制。

也就是说，本发明所突显的技术，是建构在可以被认为利用其它结构、方法来实现本发明的多种目的所作的公开。因此，重要的是，只要不脱离本发明的精神和范围，本发明的权利要求可包含其均等物的态样。

为使对本发明的特征、内容及其优点有进一步的了解，配合附图详细说明。

附图说明

图1A是背景技术的半导体封装的剖面图；

图1B是图1A的半导体封装的透视图；

图2A是根据本发明的供具有一晶粒的单晶粒封装的黏着与打线接合的导线架的透视图；

图2B是根据本发明的供单晶粒封装的模造的导线架的底部透视图；

图3A是根据本发明的供单晶粒封装的导线架的透视示意图；

图3B是根据本发明的供双晶粒封装的导线架的透视示意图；

图4是根据本发明的供具有一晶粒的单晶粒封装的黏着与打线接合的导线架的较佳实施例的透视图；

图5A是根据本发明的供单晶粒封装的模造的导线架的示意图；

图5B是根据本发明的图5A的具有模造的导线架的金属氧化物半导体场效晶体管封装的剖面图；及

图6是根据本发明的印刷电路板焊盘图形的平面图。

具体实施方式