[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，输入时钟、多个数据以及选择上述各个数据的多个选择信号，当上述时钟转变时，将存储节点的数据输出到保持电路，其特征在于，

其包括：用于检测上述多个选择信号均未选择上述多个数据中的任何一个的状态的非选择状态检测电路，

在上述时钟的转变前，上述存储节点被预充电，

当上述时钟转变时，通过上述多个选择信号被选择的一个数据被反映到上述存储节点，

当在上述非选择状态检测电路中检测出上述多个选择信号均未选择上述多个数据中任何一个的状态时，维持上述存储节点的预充电状态来保持上述保持电路的输出数据，

并且，上述半导体集成电路被用于预定电路。

2.根据权利要求1所述的半导体集成电路，其特征在于：

上述预定电路是数据通路中的发送通路。

3.根据权利要求1所述的半导体集成电路，其特征在于：

上述预定电路是纵横总线接线器。

4.根据权利要求1所述的半导体集成电路，其特征在于：

上述预定电路是可重新配置的处理部件的输入部。

5.根据权利要求1所述的半导体集成电路，其特征在于，

还包括：

第一动态电路，输入上述多个数据和上述多个选择信号，由上述多个选择信号来选择上述多个数据中的任何一个；

第二动态电路，将上述第一动态电路的输出作为输入；以及

差动放大电路，由上述时钟进行触发，输入上述第一动态电路的输出和上述第二动态电路的输出，并对上述第一动态电路的输出和上述第二动态电路的输出的电压差进行放大，

其中，上述差动放大电路的输出被输入到上述保持电路。

6.根据权利要求1所述的半导体集成电路，其特征在于，

还包括：

第一动态电路，输入上述多个数据和上述多个选择信号，由上述多个选择信号来选择上述多个数据中的任何一个；

第二动态电路，将上述第一动态电路的输出作为输入；

第三动态电路，输入上述多个选择信号，确定上述多个选择信号中的任何一个是否被触发；

第四动态电路，将上述第三动态电路的输出作为输入；以及

差动放大电路，由上述第四动态电路的输出或上述第三动态电路的反相输出来进行触发，对上述第一动态电路的输出与上述第二动态电路的输出的电压差进行放大，

其中，上述差动放大电路的输出被输入到上述保持电路。

7.根据权利要求1所述的半导体集成电路，其特征在于，

其还包括：第一动态电路，输入上述多个数据和上述多个选择信号，由上述多个选择信号来选择上述多个数据中的任何一个，为选择上述多个数据中的任何一个而串联连接的晶体管的串联级数为预定级数，

上述非选择状态检测电路中的、为检测上述多个选择信号均未选择上述多个数据中任何一个的状态而串联连接的晶体管的串联级数，比上述第一动态电路的预定级数少至少一级。

8.根据权利要求1所述的半导体集成电路，其特征在于，包括：

第一动态电路，输入上述多个数据和上述多个选择信号，由上述多个选择信号来选择上述多个数据中的任何一个；

第二动态电路，将上述第一动态电路的输出作为输入；以及

准备吸收电路，配置在上述第二动态电路和上述保持电路之间，吸收上述多个数据中的由上述多个选择信号所选择的数据的准备延迟，

上述第二动态电路的输出被输入到上述保持电路，

上述准备吸收电路由使上述时钟延迟了预定时间的延迟时钟信号来触发，输入上述第一动态电路的输出，并且该准备吸收电路的输出侧经过由上述延迟时钟信号所控制的开关电路而连接在上述第二动态电路的输出侧上。

9.根据权利要求1所述的半导体集成电路，其特征在于，包括：

第一动态电路，输入上述多个数据和上述多个选择信号，由上述多个选择信号来选择上述多个数据中的任何一个；

第二动态电路，将上述第一动态电路的输出作为输入；以及

准备吸收电路，配置在上述第二动态电路和上述保持电路之间，吸收上述多个数据中的由上述多个选择信号所选择的数据的准备延迟，

上述第二动态电路的输出被输入到上述保持电路，

上述准备吸收电路由上述第二动态电路的输出信号来触发，输入上述第一动态电路的输出，并且该准备吸收电路的输出侧经过缓存器和由上述第二动态电路的输出信号所控制的开关电路而连接在上述第二动态电路的输出侧上。