[发明专利]薄膜晶体管阵列器件

权利要求书

1.一种包括晶体管电路阵列的阵列器件，该晶体管电路阵列包 括至少一行晶体管电路，其中每一个晶体管电路包括并联电连接且设 置在同一衬底上的多个薄膜晶体管，在所述衬底上将所述晶体管设置 成至少两行(20₁、20₂、20₃)晶体管，其中第一和第二行中的所述晶 体管的源极线(30)具有不同的宽度，且所述第一和第二行中的所述 晶体管的漏极线(32)具有不同的宽度，将所有源极(30)连接在一 起并将所有漏极(32)连接在一起，并且其中将源极连接设置到较宽 源极线的端部并将漏极连接设置到较宽漏极线的端部。

2.如权利要求1所述的器件，其中一行(20₁、20₂、20₃)中的 所述晶体管各自具有相同的沟道长度和沟道宽度，所述沟道宽度垂直 于该行方向。

3.如权利要求1或2所述的器件，其中所述第一和第二行晶体 管中的一行(20₁)具有比所述第一和第二行晶体管中的另一行(20₂) 更窄的源极和漏极线(30、32)。

4.如权利要求3所述的器件，其中在所述一行(20₁)中比在所 述另一行(20₂)中具有更多的晶体管。

5.如权利要求4所述的器件，其中所述一行(20₁)中的晶体管 数量是所述另一行(20₂)中的晶体管数量的两倍。

6.如权利要求3、4或5所述的器件，其中所述一行(20₁)中 的所述晶体管具有第一沟道宽度和第一沟道长度，并且其中所述另一 行(20₂)中的所述晶体管具有较大的第二沟道宽度以及相同的第一 沟道长度。

7.如权利要求3至 6中任何一项所述的器件，其中所述源极和 漏极连接都位于所述晶体管电路的顶部或底部。

8.如权利要求7所述的器件，其中每一个电路包括M行(20₁、 20₂、20₃)晶体管，第m行具有k×2^(m-1)个晶体管。

9.如权利要求8所述的器件，其中M＝3、n＝1且k＝1，从而有 三行(20₃、20₂、20₁)晶体管，分别具有1、2和4个晶体管。

10.如权利要求7所述的器件，其中每一个电路包括2M行晶体 管，顶部M行(40)，其中第m行具有k×2^(m-1)个晶体管，以及底部 M行(40)，其中第m行具有k×2^(M-m)个晶体管。

11.如权利要求10所述的器件，其中M＝3、n＝1且k＝1，从而 有顶部三行晶体管，其分别具有1、2和4个晶体管，以及有底部三 行晶体管，其分别具有4、2和1个晶体管。

12.如权利要求10或11所述的器件，其中所述晶体管电路设有 位于所述顶部和底部的源极和漏极连接。

13.如权利要求1或2所述的器件，其中所述第一和第二行晶体 管中的一行的所述晶体管具有比所述第一和第二行晶体管中的另一 行的所述晶体管更宽的源极线和更窄的漏极线。

14.如权利要求13所述的器件，其中在每一行(20₁、20₂、20₃) 中具有相同数量的晶体管。

15.如权利要求14所述的器件，其中每一个晶体管电路包括两 个具有四个晶体管的行。

16.如权利要求13、14或15所述的器件，其中每一行中的所述 晶体管具有相同的沟道宽度和沟道长度。