[发明专利]改善低k叠层之间粘附性的界面工程

说明书

技术领域

本发明的实施方式一般性地涉及集成电路的制造。更具体地，本发明 的实施方式涉及在衬底上沉积有机硅酸盐层的方法。

背景技术

在集成电路的制造中，等离子体工艺被越来越多地用来取代热工艺。 与热处理相比，等离子体处理具有若干个优点。例如，等离子体增强化学 气相沉积(PECVD)可使沉积工艺在大大低于类似的热工艺所需温度的温 度下进行。对于热预算要求严格的工艺，例如在特大规模或超大规模集成 电路(VLSI或ULSI)器件制造中，这是有利的。

然而，集成电路制造中的等离子体处理所遇到的一个问题是，由于器 件暴露于非均匀的等离子体条件，例如通过改变工艺条件所引起的电场梯 度，会发生器件损坏。尽管器件损坏的易发性或程度通常至少部分地依赖 于器件制造的阶段和器件类型，但是器件的很多种类型和许多个阶段均会 遭受等离子体致损坏(PID)。例如，由于表面电荷的积累以及在处理过 程中形成电势梯度，其上沉积有阻挡层或电介质层的衬底更容易受到 PID。此外，随着器件尺寸变得越来越小并且电介质层变得越来越薄，器 件越来越容易受到PID。

为了进一步减小集成电路上的器件尺寸，需要使用低电阻率的导电材 料和低介电常数(低k)的绝缘体，以减少相邻金属线之间的电容耦合。 形成低k电介质层的方法包括将有机硅酸盐前驱体气体进行PECVD以形 成有机硅酸盐电介质层，例如掺杂碳的氧化硅膜。本领域的一个挑战是开 发具有低k值而且对下方的衬底或相邻的电介质扩散阻挡层材料呈现出期 望的粘附性质的掺杂碳的氧化硅电介质膜，其中电介质扩散阻挡层材料包 括硅、二氧化硅、碳化硅、氮化硅、掺杂氧的碳化硅、钛、氮化钛、钽、 氮化钽、钨、铝、铜及其组合。粘附性不够可能导致低k电介质层从下方 衬底层离以及器件的潜在失效。一种提高掺杂碳的氧化硅膜的方法是在掺 杂碳的氧化硅层与下方的阻挡层之间插入氧化硅薄膜。然而，该氧化硅薄 层必须是组合的电介质膜的一小部分，以保持介电常数的明显下降。此 外，在沉积掺杂碳的氧化硅层之前沉积氧化硅薄层较大地增加了处理时 间，除非这些层在相同的室内顺序沉积。当沉积条件变化时，顺序沉积导 致等离子体电弧放电。等离子体电弧放电损坏了衬底表面并有效地抵消了 在相同的室中沉积氧化硅薄膜和掺杂碳的氧化硅层的优点。

因此，需要一种沉积对下方衬底具有高粘附强度的有机硅酸盐电介质 层而不存在等离子体电弧放电的工艺。

发明内容

本发明一般性地提供了沉积有机硅酸盐电介质层的方法，该方法包 括：在不存在等离子体电弧放电的条件下，在相同的处理室中顺序沉积具 有低碳含量的氧化硅层和具有低介电常数的掺杂碳的氧化硅层。在一种实 施方式中，沉积有机硅酸盐电介质层的方法包括：在第一沉积条件(其 中，对通电电极(例如喷淋头)施加高频RF(HFRF)偏压)下，使包含 一种或更多种有机硅化合物和一种或更多种氧化气体的界面气体混合物通 过气体分布板(例如喷淋头)，流至衬底表面，以沉积碳含量小于约3原 子％的氧化硅界面层；然后在将过渡层沉积在所述界面层上的同时，提高 所述一种或更多种有机硅化合物的流率；然后流入最终气体混合物，以沉 积碳含量为至少10原子％的掺杂碳的氧化硅层。本文所述的改变工艺条件 实质上是在处理过程中将所述通电电极的DC偏压的变化减小到小于60伏 特。

在另一种实施方式中，沉积有机硅酸盐电介质层的方法包括：在提高 所述一种或更多种有机硅化合物(例如OMCTS、TMCTS)的流率的同 时，增大低频RF(LFRF)功率，以在其间沉积所述过渡层。在一个方 面，LFRF功率以约15-45W/sec的递增速率增大。在另一个方面，有机硅 化合物是八甲基环四硅氧烷(OMCTS)，并且OMCTS的流率是以约 300-5000mg/min/sec的递增速率提高。