[发明专利]具有利用反制程相依电流参考的转换率控制的输出缓冲器

说明书

技术领域

本发明系关于在集成电路中利用的输出缓冲器，详言之，系关于控制此等输出缓冲器的转换率(SLEW RATE)。

背景技术

譬如PCIX 2.0之高速数据总线对于转换率变化有要求。转换率之含意是输出讯号电压之改变率。例如于PCIX 2.0中，转换率要求为1.8V/ns＜转换率＜3.0V/ns。提供转换率控制之一种方法为建立输出缓冲器之复制电路，该复制电路正确地表示输出转换率。然后调整转换率控制电流直到复制转换率测量是在限制值内为止。适当地调整该复制电路需要外部时间基础和转换率测量技术。

于集成电路制造中，制程改变造成于集成电路中具有不同之特性能力，即使于相同之制造设备中所制造之相同的部分亦然。因此，由于制程变化和操作范围，集成电路的操作特性(behave)有很大之不同。结果集成电路根据性能而分组成“快速角落(fast corner)”和“慢速角落(slow corner)”。于快速角落组中，由于如制程、电压、或温度之诸因素之变化，集成电路执行起来较快速。制程变化能包括譬如临限电压(V_T)、栅极长度、输入电容、表面电阻(sheet resistance)、和栅极至汲极电容诸因素。操作于快速角落之集成电路一般具有导致较快速性能之制程特征，譬如较低V_T、较短栅极长度、较低输入电容等。同样情况，高供应电压V_DD能导致集成电路增加性能。对于在慢速角落之那些集成电路，由于诸如低V_DD和高V_T之因素，他们的操作较慢。由于制程、电压、和/或温度(PVT)变化，此处特别值得注意的是输出驱动器电路之改变性能。

由于制程、电压、和/或温度所造成的性能变化，使得很难保证转换率要求符合整个正常处理变化范围。也就是说，输出讯号将改变得太快或太慢以符合转换率要求。

发明内容

因此希望提供一种在存在有影响性能之制程、电压、和/或温度(PVT)变化的情形下提供更恒定的转换率的输出驱动器电路。尽管有PVT变化，利用终端开路(无回授)解决方法以提供更恒定的转换率。于一个实施例中，解决方法为提供一种减少集成电路的输出驱动器的转换率变化的方法。该方法包括产生第一性能相依电流；产生参考电流；利用该参考电流和该性能相依电流产生与性能有相反关系的第三电流；以及供应该第三电流至形成该输出驱动器的一部分的第一晶体管电路的栅极，由此控制于存在有PVT变化时的转换率。

于另一个实施例中，提供一种具有输出电路之集成电路，该输出电路包括第一晶体管，当将由该输出电路输出的数据是在第一值时，该第一晶体管耦接该集成电路的输出端至第一电源供应节点。该第一晶体管耦接以接收与该输出电路的性能有相反关系的栅极电流。如此，转换率维持更恒定，甚至涵盖由于PVT变化的性能变化。

附图说明

藉由参照所附图式，可较佳了解本发明，而其诸多目标、特征、和优点对熟悉此项技术者而言是很清楚的。

图1显示集成电路的输出级之下拉(pull down)部分；

图2为高阶(high level)方块图，显示提供与由于制程、电压、和温度所引起的性能变化成反比的栅极电流之实施例；

图3显示图2中所示参考电流产生电路之实施例；

图4显示图2中所示制程相依电流产生电路之实施例；

图5A为显示使用此处所构思的转换率控制的输出缓冲器电路之实施例之简化图；

图5B显示由图5A所示电路所形成之集成电路之另一表示图；

图6显示图2中供应使用于图5中的电流之减法电路之操作；

图7显示接点(pad)电压如何反应于在固定电流I_in下V_in之变化而改变，其中V_in为于输出晶体管的栅极之电压；

图8显示依照本发明之实施例的输出缓冲器电路之实施例；

图9显示另一个实施例，其中形成之参考电流反比于根据例如制程变化的性能；

图10显示电流之形成，该电流相较于图9中所示的电流有较大之反制程相依性；以及

图11显示本发明之另一个实施例使用如图9和图10中所示形成的电流之操作。

主要组件符号说明

101晶体管    102节点

103接点    107电流源

201参考电流产生电路    203制程相依电流产生电路

205减法电路    207输出驱动器级