[发明专利]具有多个时钟域的集成电路的测试

权利要求书

1.一种测试准备集成电路，包括：

-第一和第二时钟域(10、12)，分别包括具有功能输出的第一功能电路(102)和具有功能输入的第二功能电路(120)；

-扫描链(100、14、104)，包括具有数据输入(D)和数据输出(Q)的扫描单元(21)，数据输入(D)与第一功能电路(102)的功能输出相连；

-透明性复用器(26)，具有第一和第二复用输入以及输出，第一和第二复用输入分别与第一功能电路(102)的功能输出以及数据输出(Q)相连，所述输出与第二功能电路(120)的功能输入相连；

-延迟电路(24、28)，在数据输出和功能输入之间与透明性复用器(26)串联。

2.根据权利要求1所述的测试准备集成电路，其中，延迟电路(24、28)可在第一和第二模式之间切换，依据扫描链(100、14、104)是处于捕获测试结果的测试正常模式还是处于对测试数据进行移位的移位模式，分别实现第一延迟和第二延迟或基本没有延迟。

3.根据权利要求1所述的测试准备集成电路，其中，延迟电路(24、28)包括：与透明性复用器(26)串联的透明/保持锁存器(24)；以及与扫描单元(21)的时钟输入相连的控制输入，锁存器(24)设置为在用于更新扫描单元(21)中的数据的时钟脉冲期间切换到保持模式。

4.根据权利要求3所述的测试准备集成电路，其中，延迟电路(24、28)可在第一和第二模式之间切换，依据扫描链(100、14、104)是处于捕获测试结果的测试正常模式还是处于对测试数据进行移位的移位模式，分别实现第一延迟和第二延迟或基本没有延迟，锁存器(24)设置为仅对于在扫描链处于测试正常模式时发生的时钟脉冲在时钟脉冲期间切换到保持模式。

5.根据权利要求3所述的测试准备集成电路，包括：测试控制电路(16)，具有用于向第一时钟域(10)提供第一测试时钟信号的第一测试时钟输出(CLK1)和用于向扫描单元(21)和延迟电路(24、28)的控制输入提供第二测试时钟的第二测试时钟输出(CLKtst)，对测试控制电路(16)进行定时，以在第一测试时钟引起第一时钟域(10)中的更新之前，更新扫描单元(21)并将锁存器(24)设置为保持，并在第二时钟信号使锁存器切换回透明之前完成所述更新。

6.根据权利要求1所述的测试准备集成电路，其中，扫描单元(21)包括：

-扫描复用器(20)，具有第一和第二复用输入以及输出，第一和第二复用输入分别与扫描链中的数据输入(D)和前一扫描单元(100)相连；

-扫描触发器(22)，具有与扫描复用器的复用输出相连的输入以及经由延迟电路(24、28)和透明性复用器(26)的串联设置而与数据输出(Q)相连的输出；

-其中，透明性复用器(26)的第一复用输入经由扫描复用器(20)的输出与第一功能电路(102)的功能输出相连，扫描链(100、14、104)中所述扫描单元(21)之后的下一扫描单元(104)的扫描输入与透明性复用器(26)的输出相连。

7.根据权利要求1所述的测试准备集成电路，其中，延迟电路(24、28)连接在扫描单元(21)的输出与透明性复用器(26)的第二复用输入之间。

8.一种使用扫描链(100、14、104)对包括多个时钟域(10、12)的集成电路进行测试的方法，所述方法包括：

-将集成电路切换到测试模式，其中，中断时钟域中第一个时钟域(10)的功能输出与时钟域中第二个时钟域(12)的功能输入之间的连接；

-从扫描单元(21)向功能输入施加来自扫描链的测试数据的一部分；

-将来自功能输出的对测试数据的测试响应捕获到扫描单元(21)中；

-当将测试结果捕获到扫描单元(21)中时，使用延迟电路(24、28)对从扫描单元(21)至功能输入的测试结果传送进行延迟；

-使测试结果移位通过扫描链。

9.根据权利要求8所述的方法，包括：

-在移位期间对从扫描单元进行的传送使用比在捕获期间更少的延迟或不使用延迟；

-在捕获之后且重新开始移位之前，使用延长的时钟周期或者跨周期的时钟脉冲。

10.根据权利要求8所述的方法，包括：

-在移位期间保持延迟电路有效；

-针对所述第一时钟域(10)和扫描单元(21)使用彼此不同的时钟，进行定时，以在第一时钟域(10)的时钟引起第一时钟域(10)中的更新之前，更新扫描单元并将扫描单元(21)的输出处的锁存器(24)设置为保持，并在第二时钟信号使锁存器(24)切换回透明之前完成所述更新。