[发明专利]数字时间常数跟踪技术和装置

说明书

技术领域

本发明通常涉及调谐网络(tuning networks)，特别地涉及对高精 度网络的时间常数变化进行解谐(tuning out)。

背景技术

结合电阻-电容(RC)配置的网络广泛地使用在集成电路(IC)应 用中，例如滤波器、锁相环、基于频率(frequency based)的电流参考， 等等。通常，RC配置网络的时间常数是网络及其相关电路性能的一个 确定因素。例如，RC配置网络的时间延迟和带宽直接受到其时间常数 的影响。因此，这种网络的具体时间常数的任何偏差都会相反地影响 其功能参数及其相关电路的功能参数。当期望获得相对高的精确性能 级别时，网络时间常数的稳定性特别重要。然而，由于许多原因，时 间常数会出现近似20％到25％范围的偏离，例如IC制造过程的不一致， IC电源电压变化，环境温度改变等等。

已经采用各种调谐方案(tuning schemes)来补偿IC应用中的典型 时间常数偏差。这些调谐方案包括使用网络配置内的有源元件和/或电 路，该有源元件和/或电路能够被调节(调谐)来校正所检测到的时间 常数值的变化。其他类型的调谐方案是基于外部网络的使用，该外部 网络能够模拟实际网络的时间常数并且为实际网络中的变化提供校正 参考。然而，诸如这些的调谐方案通常要求使用外部模拟电压，并且 通常还涉及外部调谐和校准电路中的相对高位计算(high part count)。 这样，网络可达到的调谐精确度通常由外部调谐和校准电路的复杂性 限定。

因此，希望提供一种机内(片上)自检能力，用于自动补偿由诸 如制造过程、电源电压变化、温度改变等等因素引起的RC时间常数偏 差。另外，希望提供一种无需外部电路，具有相对高的精度的机内自 动调谐能力。此外，参考附图和前述技术领域和背景，通过随后的详 细描述和所附的权利要求，本发明其他所希望的特征和特性将变得清 楚。

附图简述

下文结合下列附图来描述本发明，其中相同附图标记表示相同的 元件，

图1包括简化的RC滤波器网络的方案(1a)，典型RC充电/放 电波形的图表(1b)，以及典型RC滤波带宽的曲线图(1c)；

图2是数字时间常数的一个示例实施例的时序图；

图3是数字时间常数跟踪处理的一个示例实施例的时序图；

图4是数字时间常数跟踪电路的一个示例实施例的方框图；

图5是一个示例的单端可调RC网络的示意图；和

图6是数字时间常数跟踪处理的一个示例实施例的流程图；

详细描述

下文的详细描述实际上仅仅是示例的，并不意旨限制本发明或本 发明的应用和使用。而且，不存在通过前述的技术领域、背景、概述 或下文的详细描述中提出的任何表述或隐含理论进行限定范围的目 的。

本发明的各种实施例适合对诸如滤波器的RC配置网络的时间常 数偏差进行解谐的范围。数字时间常数来自时钟参考标准并且和所希 望的(额定的)网络时间常数相关联。数字时间常数被应用于网络， 并且得到的输出电压波形摆幅与表示额定时间常数的适当值的参考电 压相比较。如果输出电压波形摆幅和参考电压不匹配，网络内的元件 被调节来补偿该偏差。上述检测和校准元件被配置为能够和网络直接 集成的(例如，片上)的机内自检电路。

图1(a)示出了基本的RC滤波器网络100。在这种配置中，网 络100通常作为低通滤波器或集成电路。图1(b)说明了输入电压V_in和得到的输出波形V_out的典型波形。输出波形V_out上的点d表示初始 放电网络的V_in的最高电平的近似63％的值。输出波形V_out到达点d所 消耗的时间(t₁)通常被指定为网络100的RC时间常数，并且等于R 和C的乘积。在图1(c)中，点e通常表示网络100的3db频率响应。 即，点e的增益大约是全部的70％，并且对应的功率输出大约是全部 的50％。相应于点e的3db频率(f_co)通常被指定为低通滤波器应用 的截止频率(cut off frequency)的上限，并且等于2πRC的倒数。