[发明专利]半导体集成电路、半导体集成电路的控制方法以及信号传输电路

权利要求书

1.一种半导体集成电路，由形成在SOI(Silicon On Insulator)结构的硅衬底上的MIS(Metal Insulated Semiconductor)晶体管构成，包括第一逻辑门以及第二逻辑门，

所述第一逻辑门将电位差相对小的第一电位组作为电源电压，

所述第二逻辑门将电位差相对大的第二电位组作为电源电压，

所述半导体集成电路满足所述第一逻辑门的P沟道MIS晶体管的衬底电位等于或高于所述第二逻辑门的P沟道MIS晶体管的衬底电位，和所述第一逻辑门的N沟道MIS晶体管的衬底电位等于或低于所述第二逻辑门的N沟道MIS晶体管的衬底电位的至少其中之一。

2.一种半导体集成电路，由形成在SOI结构的硅衬底上的MIS晶体管构成，包括第一逻辑门以及第二逻辑门，

所述第一逻辑门将电位差相对小的第一电位组作为电源电压，并包括被提供反向的衬底偏压的MIS晶体管，

所述第二逻辑门将电位差相对大的第二电位组作为电源电压，并包括被提供正向的衬底偏压的MIS晶体管。

3.一种半导体集成电路，由形成在SOI结构的硅衬底上的MIS晶体管构成，包括第一逻辑门以及第二逻辑门，

所述第一逻辑门将电位差相对小的第一电位组作为电源电压，并包括被提供反向的衬底偏压的P沟道MIS晶体管和N沟道MIS晶体管，

所述第二逻辑门将电位差相对大的第二电位组作为电源电压。

4.一种半导体集成电路，由形成在SOI结构的硅衬底上的MIS晶体管构成，包括：

电路块，具有至少一组由高电位端电位、低电位端电位、P沟道MIS晶体管的衬底电位以及N沟道MIS晶体管的衬底电位构成的电位组；

多个电源布线，对所述电位组所包含的各个电位提供电压；

电源控制单元，分别对所述多个电源布线产生电压；以及

控制器，决定分别对所述多个电源布线产生的电压的值，并指示所述电源控制单元产生所决定的值的电压。

5.如权利要求4所述的半导体集成电路，其中，

所述电路块至少包括第一电路和第二电路两个电路，所述第一电路至少具有一个将电位差相对小的第一电位组作为电源电压的第一逻辑门，所述第二电路至少具有一个将电位差相对大的第二电位组作为电源电压的第二逻辑门，

所述半导体集成电路满足所述第一电路的P沟道MIS晶体管的衬底电位等于或高于所述第二电路的P沟道MIS晶体管的衬底电位，和所述第一电路的N沟道MIS晶体管的衬底电位等于或低于所述第二电路的N沟道MIS晶体管的衬底电位的至少其中之一。

6.如权利要求4所述的半导体集成电路，其中，

所述电路块至少包括第一电路和第二电路两个电路，所述第一电路至少具有一个将电位差相对小的第一电位组作为电源电压的第一逻辑门，所述第二电路至少具有一个将电位差相对大的第二电位组作为电源电压的第二逻辑门，

所述第一电路包括被提供反向的衬底偏压的MIS晶体管，

所述第二电路包括被提供正向的衬底偏压的MIS晶体管。

7.如权利要求4所述的半导体集成电路，其中，

所述电路块至少包括第一电路和第二电路两个电路，所述第一电路至少具有一个将电位差相对小的第一电位组作为电源电压的第一逻辑门，所述第二电路至少具有一个将电位差相对大的第二电位组作为电源电压的第二逻辑门，所述第一电路包括被提供反向的衬底偏压的P沟道MIS晶体管和N沟道MIS晶体管。

8.如权利要求4所述的半导体集成电路，其中，

所述电路块被配备多个，所述电路块至少包括第一电路块和第二电路块，所述第一电路块至少具有一个将电位差相对小的第一电位组作为电源电压的第一逻辑门，所述第二电路块至少具有一个将电位差相对大的第二电位组作为电源电压的第二逻辑门，

所述半导体集成电路满足所述第一电路块的P沟道MIS晶体管的衬底电位等于或高于所述第二电路块的P沟道MIS晶体管的衬底电位，和所述第一电路块的N沟道MIS晶体管的衬底电位等于或低于所述第二电路块的N沟道MIS晶体管的衬底电位的至少其中之一。