[发明专利]非易失性存储器装置中的多级编程

权利要求书

1.一种用于编程多级非易失性存储器装置的方法，所述多级非易失性存储器装置具有多个存储器单元，所述存储器单元被组织成具有位线列和字线行的多个存储器区块，所述方法包括：

最初编程所述多个存储器区块的第一存储器区块的下部页面，使得所述编程在所述第一存储器区块的最下部字线处开始并在上升字线方向上继续；以及

编程所述第一存储器区块的上部页面，使得所述编程在所述第一存储器区块的所述最下部字线处开始并在上升字线方向上继续。

2.根据权利要求1所述的方法，其中所述第一存储器区块由128个页面组成。

3.根据权利要求1所述的方法，其中所述多个存储器单元中的每一者均为多级存储器单元。

4.根据权利要求1所述的方法，其中所述多个存储器单元以NAND结构排列。

5.根据权利要求1所述的方法，其中所述多个存储器单元以NOR结构排列。

6.根据权利要求1所述的方法，且进一步包含最初即具有擦除状态的所述存储器单元。

7.根据权利要求6所述的方法，其中所述擦除状态是逻辑“11”状态。

8.一种用于编程多级快闪存储器装置的方法，所述多级快闪存储器装置具有包括多个存储器单元的存储器阵列，所述存储器单元被组织成具有位线列和字线行的多个存储器区块，所述方法包括：

最初编程所述多个存储器区块的第一存储器区块的第一页面，使得所述编程在所述第一存储器区块的顶部处开始并朝向所述第一存储器区块的底部继续，所述编程包括针对每个写入操作在位线方向上大体上同时编程交替单元；以及

编程所述第一存储器区块的第二页面，使得所述编程在所述第一存储器区块的项部处开始并朝向所述第一存储器区块的底部继续，所述编程包括针对每个写入操作在所述位线方向上大体上同时编程交替单元。

9.根据权利要求8所述的方法，其中编程所述第一存储器区块的所述第一页面包含：在所述位线方向上对第一字线的每一交替存储器单元执行第一写入操作；对所述第一区块的耦合到所述第一字线的剩余存储器单元执行第二写入操作；在所述位线方向上对第二字线的每一交替存储器单元执行第三写入操作；对所述第一区块的耦合到所述第二字线的剩余存储器单元执行第四写入操作；在所述位线方向上对第三字线的每一交替存储器单元执行第五写入操作；对所述第一区块的耦合到所述第三字线的剩余存储器单元执行第六写入操作；在所述位线方向上对第四字线的每一交替存储器单元执行第七写入操作；以及对所述第一区块的耦合到所述第四字线的剩余存储器单元执行第八写入操作。

10.根据权利要求9所述的方法，其中编程所述第一存储器区块的所述第二页面包含：在所述位线方向上对所述第一字线的每一交替存储器单元执行第九写入操作；对所述第一区块的所述耦合到所述第一字线的剩余存储器单元执行第十写入操作；在所述位线方向上对所述第二字线的每一交替存储器单元执行第十一写入操作；对所述第一区块的所述耦合到所述第二字线的剩余存储器单元执行第十二写入操作；在所述位线方向上对所述第三字线的每一交替存储器单元执行第十三写入操作；对所述第一区块的所述耦合到所述第三字线的剩余存储器单元执行第十四写入操作；在所位线方向上对所述第四字线的每一交替存储器单元执行第十五写入操作；以及对所述第一区块的所述耦合到所述第四字线的剩余存储器单元执行第十六写入操作。

11.根据权利要求8所述的方法，且进一步包含在编程所述第一页面之前擦除所述第一存储器区块。

12.根据权利要求8所述的方法，且进一步包含在编程所述第一和第二页面之后检验所述第一存储器区块。

13.根据权利要求8所述的方法，其中每一写入操作增加经编程存储器单元的阈值电压。

14.一种快闪存储器装置，其包括：

存储器阵列，其包括多个多级存储器单元，所述多个存储器单元被组织成具有多个字线行和多个位线列的存储器区块；以及

控制电路，其经耦合以编程所述存储器阵列，所述控制电路适于在编程第一存储器区块的上部页面之前最初编程所述第一存储器区块的下部页面，每一编程操作在所述第一存储器区块的最下部字线处开始并在上升字线方向上继续。