[发明专利]用于仲裁共享资源的电子设备和方法

说明书

技术领域

本发明涉及一种用于仲裁共享资源的电子设备和方法。

背景技术

在具有多跳互连的多种新颖的芯片上系统SoC体系结构当中，芯片上网络(NOC)已经被证明是可以扩展的互连基础设施，其包括路由器(或交换机)和网络接口(NI或适配器)、一个或多个管芯(“封装内系统”)或芯片。然而，其中只有几种所提出的体系结构提供受保障的服务(或服务质量QoS)，比如受保障的吞吐量、等待时间或抖动。

这种体系结构的一个例子是由E.Rijpkema、K.Goossens和P.Wielage的“A router architecture for networks on silicon”(Proceedings of Progress 2001，2^nd Workshop on EmbeddedSystems，Veldhoven，荷兰，2001年10月)所描述的AEthereal体系结构，其具有无争用的路由或者分布式TDMA。另一个例子是由M.Millberg、E.Nilsson、R.Thid和A.Jantsch的“Guaranteedbandwidth using looped containers in temporally disjointnetworks within the Nostrum network on chip”(Proc.Design，Automation and Test in Europe Conference and Exhibition(DATE)，2004)给出的Nostrum体系结构，其具有利用容器的热土豆算法(hot-potato)路由。J.Liang、S.Swaminathan和R.Tessier的“aSOC：A scalable，single-chip communicationsarchitecture”(Proc.Int’l Conference on ParallelArchitectures and Compilation Techniques，2000)给出了一种aSOC，其在分布式TDMA上具有一种变型。

然而，这些芯片上网络NOC要求全局的同步性概念，以便通过对分组注入进行调度来避免在芯片上网络NOC上的分组争用。一般来说，这些芯片上网络已经按照同步方式实现(即具有一个全局时钟，其是100％同步的或者均步的)。

已经知道许多其他芯片上网络NOC不具有与时间相关的(吞吐量、等待时间、抖动)服务质量QoS。因此，这些芯片上网络不需要全局的同步性概念，从而它们的实现方式可以是同步的或者是异步的。其例子包括P.Guerrier的“Un Réseau D’Interconnexion pour SystémesIntégrés”(博士论文，UniversitéParis VI，2000年3月)所提出的同步SPIN体系结构、Felicijan的异步路由器、Arteris的异步NOC(www.arteris.net)和Sonics的硅底板(www.sonicsinc.com)。所述同步实现方式(例如SPIN和Sonics)可以很容易地实现全局仲裁方案。所述异步方案(Arteris、Felicijan)不使用全局仲裁方案。

对于服务质量QoS(即受保障的吞吐量和受保障的等待时间)的实现，对于诸如芯片上网络的多跳互连需要端到端仲裁。这些多跳互连需要多个仲裁器，其中在主设备与从属设备之间(即请求器与响应器之间)的所有仲裁器必须协作以便允许进行端到端仲裁。换句话说，在所述主设备与从属设备之间需要全局的时间概念。这种全局的时间概念可以很容易地在包括同步时钟的芯片上系统SOC内实现。然而，芯片上系统不可能100％同步地实现。这已经导致一种全局异步、局部同步的GALS设计的方法。在Jens Muttersbach的“Globally-asynchronous locally-synchronous architecture for VLSIsystems”(Series in Microelectronics，120卷，Hartung-GorreVerlag Konstanz，2001)中描述了所述GALS体系结构的基本概念。

图23示出了根据现有技术的不同互连的图示。在图23a中示出了通过互连IM连接的具有三个IP块的芯片上系统。在图23b中示出了类似于芯片上网络NOC的多跳互连。所述各IP模块被耦合到网络N，该网络N包括多个路由器R和网络接口NI。在图23c中示出了具有多条总线B的多跳互连。该互连包括两条总线B并且被耦合到各IP块IP。