[发明专利]SiGe结构的形成和处理

说明书

技术领域

本发明涉及形成结构的方法，该结构包括从施主晶片获得的半导体材料的去除层，该施主晶片在去除前包括由Si_1-xGe_x形成的第一层和在第一层上的Si_1-yGe_y的第二层(x、y的范围分别都是0到1，而且x与y不相等)，该方法包括下面的连续步骤：

a)注入原子种类，以在第二层下形成弱区；

b)将施主晶片键合(bonding)到接受晶片；

c)提供热和/或机械能，以在弱区从施主晶片分离去除层；

d)处理去除层。

背景技术

这种类型的层去除使用本领域人员熟知的Smart-Cut技术。在美国文件US2004/0053477中描述了采用这样的去除方法的一个示例，在该文件中第二层的结晶结构通过第一层的结构而弹性应变。

经常不得不执行处理去除层的步骤d)，以去掉(lift off)缺陷区域并减小主要由执行步骤a)和c)带来的表面粗糙度。缺陷区域的厚度的典型值对于氢原子注入约为150纳米(nm)。

作为一个示例，可以执行机械抛光或者化学机械平坦化(CMP，化学机械抛光)以除去表面粗糙度和/或牺牲氧化缺陷区域的步骤。

由于根据步骤b)的键合传统上经由电绝缘材料执行，这样可以制造绝缘体上半导体结构，例如绝缘体上Si_1-xGe_x/Si_1-yGe_y结构。

如US2004/0053477所揭示，可以执行步骤d)之后的步骤来去掉第一层剩余部分，这样在接受晶片上仅保留第二层。这样可以制造绝缘体上Si_1-yGe_y结构。

可以通过使用适合的蚀刻剂的选择性化学蚀刻，来有效地执行去掉第一层剩余部分的操作。选择性化学蚀刻可以在最后产生具有好的表面质量的所需层，并且没有太大的损坏的风险(如果仅执行单独的抛光就可能产生这种情况)。

然而，选择性化学蚀刻需要对蚀刻表面进行先期准备，典型地用机械抛光手段进行。为了减小严重的粗糙度，这样的蚀刻准备仍然是必要的，该严重的粗糙度随后可以导致局部过度不均匀的蚀刻，也可以在第二层中产生穿通缺陷或孔洞。

然而，抛光和化学蚀刻的连续行为导致分离后的精整步骤(和整个去除过程)时间长、复杂且花费大。

此外，化学蚀刻可以在某些情况下产生键合界面至少部分未键合的问题。特别是它会使键合层的侧面分层，即在层从所得结构的侧面显露出来的地方破坏层。可以提到的一个例子是对包括掩埋在应变Si之下的SiO₂的sSOI(绝缘体上应变硅)结构的HF处理，或者是对sSi/SiGeOI(绝缘体上硅锗上应变硅)结构的H₂O₂:HF:HAc处理(HAc是乙酸的缩写)，其中SiGe层和掩埋SiO₂层在应变硅层之下容易被蚀刻。

这样，关于最终产品的质量，得到的结果并不令人满意。

可以想到用来克服这个问题的一个可选方法是进一步稀释蚀刻剂，以便更好地控制它们的作用。然而，这种解决也并不能令人满意，因为通过充分地延长过程的持续时间，也并不能完全解决分层的问题。

可以想到的进一步的解决方式是在蚀刻前增强键合界面，使该界面对化学制剂的抵抗力更强。为此目的，可以想到在大约1000℃或以上执行几个小时的分离后稳定热处理。

然而，当转移Si_1-xGe_x和Si_1-yGe_y的异质层时，这种在生产SOI(绝缘体上硅)结构时所熟知的解决方式并不适合。实际上，这样的热处理导致Ge从具有最高Ge含量的层向具有最低Ge含量的层扩散，从而易于使两层的锗含量均匀化，这样这两层的物理和电学特性不再能区分开。

如果这两层变成基本上相同，则接下来的蚀刻不再具有选择性。

此外，经常需要避免从一层到另一层的任何扩散。当第二层是由应变Si形成时(即y＝0)，并且如果得到最终的sSOI结构是为了从该结构的电学特性(即增大的电荷迁移率)充分获益，这尤其是这种情况。

这样，处理温度受到Ge从一层扩散到另一层的限制(所述扩散开始的典型温度约为800℃)，并且只能部分地低温增强。这样，分层问题还是存在。

发明内容

本发明的一个目的是在执行精整化学蚀刻时避免键合层侧面的分层。