[发明专利]电路形成基板的制造方法

说明书

技术领域

本发明涉及用在各种电子设备中的电路形成基板的制造方法。

背景技术

近年来，伴随着电子设备的小型化和高密度化，用来搭载电子零件的电路形成基板也较以往的单面基板更多地采用双面、多层基板，并且正在开发能够在基板上集成更多的电路以及零件的高密度基板。

图8A～图8E表示现有的电路形成基板的制造工序。如图8A所示，在核心基板材料21的一个主表面以及另一个主表面上分别形成电路27a、27b。另外，图8A图示的是利用导电膏形成层间连接部23的双面基板。另外，除了双面基板以外，也可以使用多层基板。另外，除了导电膏之外，也可以采用电镀、锡焊等各种各样的方法来形成层间连接部23。

接着，如图8B所示，以夹着核心基板材料21的方式，在核心基板材料21的上下配置胶片22L及22U。在胶片22L、22U的导通孔24中具备导电性膏体23a1、23a2、23b1以及23b2。在胶片22L侧、22U侧，分别配置作为第1金属箔的铜箔26以及作为第2金属箔的铜箔26U。当进行定位时，由于胶片22L、22U含有半固化的树脂，所以要利用热压机等将铜箔26L、26U与胶片22L、22U或者胶片22L、22U与核心基板材料21部分地暂时加压结合。由此，可以防止在后续的处理时发生错位。

然后，通过热压装置(未图示)进行加热加压，如图8C所示使胶片22L、22U固化并与核心基板材料21成为一体。此时，导电性膏体23a1、23a2、23b1以及23b2也受到压缩而固化，从而呈现出导电性，形成层间的电连接。

接着，切除电路形成基板的端面部的多余部分，获得如图8D所示的4层电路形成基板，通过对表面的铜箔26L、26U进行蚀刻加工形成电路26L1、26U1，从而获得如图8E所示的4层电路形成基板。

另外，根据用途，在图8E所示电路形成基板的表面涂敷焊接用的阻焊剂，或者，在电路26L1、26U1的表面实施镀金或者助焊剂处理或焊锡整平等表面处理。随后，通过模具或切割加工等切断成所期望的板材尺寸，并作为电路形成基板提供给电气设备的组装工序。另外，关于与本申请的发明相关联的公开技术文献信息，例如已知有日本专利公开的特开平6-268345号公报。

然而，在如上所述的电路形成基板的制造方法中，如果想要增大胶片22L、22U的尺寸，则会受到制造上的制约。即，由于胶片22L、22U中配设未固化的导电性膏体23a1、23a2、23b1以及23b2，所以不能使其接触到夹具等。假设接触到了夹具，则会产生下述问题，即，所述导电性膏体会向周围扩散，从而在电路与其它电路之间发生短路，或者丧失层间连接的可靠性。

为了不让导电性膏体23a1、23a2、23b1以及23b2受到外部的侵害，必须利用中空的支撑夹具来保管胶片22L、22U。另外，由于在叠层工序中处理胶片22时只能抓住其端面，所以会受到制造上的制约。伴随着胶片22L、22U尺寸的增大，叠层工序中的处理作业的难度会越来越大。因此，会导致在制造电路形成基板时品质的可靠性变差。

另外，如果配设在胶片22L、22U中的导电性膏体23a1、23a2、23b1以及23b2的位置不均匀，则会导致难以进行与核心基板材料21上的电路27a、27b的定位，因此难以对应精细的电路形成基板。因此，伴随着胶片22L、22U尺寸的增大，导电性膏体23a1、23a2、23b1以及23b2的位置的不均匀也变得不容忽视。

另一方面，为了降低电路形成基板的制造成本，就效率方面而言，有效的是增大胶片22L、22U的尺寸，即增大制造上的工件尺寸。因此，期望能够具体实现可以稳定地制造大工件尺寸的电路形成基板的制造方法。

发明内容

本发明的电路形成基板的制造方法，是在叠层工序中，在同一金属箔上并排配设(并排设置)两片以上基板材料。或者，相对于C阶段基板材料叠层两片以上B阶段基板材料。或者，相对于B阶段基板材料叠层两片以上C阶段基板材料。

根据这样的结构，即便是增大制造上的工件尺寸，也可以进行稳定且高品质的电路形成基板的制造。

具体而言，本发明的电路形成基板的制造方法包括以下(a)～(d)的构成要件中的B阶段基板材料。此处，B阶段基板材料是指包括下述构成要件(b)以及(c)中的至少任一个。另外，此制造方法具备叠层工序，是将两片以上金属箔或者基板材料作为叠层物进行叠层。

(a)金属箔、或贴附在支撑体上的金属箔、或者贴附在支撑体上且形成电路图案的金属箔

(b)B阶段基板材料