[发明专利]正则符号数字乘法器

说明书

技术领域

本发明涉及一种乘法器，具体涉及一种用于将输入数据与多个常数相乘的乘法器。

背景技术

在多种数字信号处理应用中，将输入数据与多个常数相乘是必要的。例如，在有限脉冲响应(FIR)滤波器或快速傅立叶变换(FFT)处理器的情况下，将输入数据与常系数相乘是必要的。将FIR滤波器和FFT处理器用于多种数字信号处理的应用中，例如无线通信应用。

因为执行乘法的计算量大，已知通过使用正则符号数字(CSD)乘法器表示系数来执行所需要的计算。这允许通过移位(shift)操作和加法运算来执行所需要的乘法。如果一个数是b₀b₁b₂...b_N-1的形式，则认为该数为CSD格式，其中针对i＝0、1、2、...N-1，每个b_i取值0、+1、-1之一，以及其中没有两个连续的b_i为非零值。

文献“Implementation of Orthogonal Frequency DivisionMultiplexing Modem Using Radix-N Pipeline Fast Fourier Transform(FFT)Processor”，Oh等，Jpn.J.Appl.Phys.Vol.42(2003)pp.1-6公开了一种用于CSD编码的乘法器的实现的硬件结构。通过并联的一组右移元件将输入信号施加到交换网络中。然后，交换网络基于所需乘法常数操作，以便将右移输入施加到一组输出多路复用器中。输出多路复用器由选择信号所控制，以允许顺序输出处理后的数据。

当所需乘法常数的数量增加时，这个结构变得复杂。具体地，当所需乘法常数的数量增加时，交换网络的设计变复杂，同时每个输出多路复用器的大小也随着所需乘法常数的数量的增加而增大。

这个结构还具有缺点：因为在累加输出值之前丢掉了低阶位，所以该结构导致了相对大的舍位误差。

发明内容

根据本发明，提供了一种用于将输入数据值与CSD形式的所选常数值相乘的乘法器，其中，所选常数值由位对组成，该乘法器包括：

多个多路复用器，其中每个所述多路复用器都由所选常数值的相应位对所控制，以及每个所述多路复用器都具有多个输入，连接每个多路复用器以接收输入数据值、输入数据值的负数、以及所述输入上的所有零值，根据所选常数值的相应的位对的值来控制每个所述多路复用器，以便输出输入数据值、输入数据值的负数、或所有零值；

多个可变移位块，连接每个可变移位块以接收来自所述多路复用器中的相应一个的输入，以及根据所选常数值的相应的位对的值来适配每个可变移位块，以便将所述可变移位块接收到的输入移位第一位移值或第二位移值，其中第一位移值和第二位移值相差1；以及

组合电路，用于接收来自多个移位块的输出，以及用于对来自多个移位块的输出进行组合，并采用另外的位移(bit shift)以便形成等于输入数据值与所选常数值相乘的结果的输出值。

这具有优点：允许CSD编码乘法器以可接受的舍位误差等级在硬件上有效实现。

附图说明

图1是示出了根据本发明的乘法器的通用形式的示意方框图。

图2是更具体地示出了根据本发明的用于将数据与8位常数相乘的乘法器的通用形式的示意方框图。

图3是更具体地示出了根据本发明的用于将数据与12位常数相乘的乘法器的通用形式的示意方框图。

图4是示出了根据本发明的用于将数据与8位常数相乘的第一乘法器的示意方框图。

图5是示出了根据本发明的用于将数据与8位常数相乘的第二乘法器的示意方框图。

图6是示出了根据本发明的用于将数据与8位常数相乘的第三乘法器的示意方框图。

图7是示出了根据本发明的用于将数据与8位常数相乘的第四乘法器的示意方框图。

具体实施方式