[发明专利]高速缓冲存储器系统及其控制方法

说明书

技术领域

本发明涉及高速缓冲存储器系统及其控制方法，尤其涉及在高速缓冲存储器系统中提高软件的控制性的技术。

背景技术

近几年的微处理机，例如，将包括静态随机存取存储器(SRAM：Static Random Access Memory)等的容量小且速度快的高速缓冲存储器设置到微处理机内部或者附近，通过将数据的一部分存储在高速缓冲存储器中，使微处理机高速访问存储器。

以提高高速缓冲效率(提高命中率，减少高速缓冲未命中的等待时间)为目的的以往的几种技术是众所周知的。其技术之一就是预加载(或者预取)，在高速缓冲未命中发生之前，事先在高速缓存中填入近期将要使用的数据(例如专利文献1)。利用该技术，把线(line)加载到高速缓存上，该线含有按照预取命令指定的地址，从而实现减少高速缓冲未命中。

专利文献1：(日本)特开平7-295882号公报

然而，根据所述通常技术是由硬件来监视访问存储器的状况，并且由硬件自主进行高速缓冲操作，而此时，因为不能正确预测，反而产生无谓的传送。这种问题，不仅是在所述通常技术中存在，其他以提高高速缓冲效率为目的的各种技术中也同样存在。通过硬件自主控制高速缓冲来提高效率存在着无法逾越的界限，为了打破该界限，可以考虑通过软件来控制的方法。

发明内容

本发明鉴于所述问题而提出，其目的在于提供一种高速缓冲存储器系统，该高速缓冲存储器系统具有有利于积极接收来自软件的控制以进行处理的结构。

为了达到所述目的，本发明的高速缓冲存储器系统，包括：高速缓冲存储器，设在处理器和存储器之间；以及传送及属性控制单元，控制所述高速缓冲存储器；所述传送及属性控制单元包括：指令输入部，通过所述处理器执行预先规定的命令，该指令输入部接收如下指令，即，该指令示出高速缓冲数据的传送及属性操作和指定该操作对象的地址；以及操作请求部，向所述高速缓冲存储器请求操作，该操作是对所述地址的操作且是由所述指令示出的操作。

而且，也可以是，所述指令输入部进一步从所述处理器接收与所述指令相对应的地址范围；所述操作请求部向所述高速缓冲存储器依次请求对多个地址的所述操作，该多个地址属于所述地址范围。

根据该结构，通过使处理器执行所述预先规定的命令，从软件可以要求高速缓冲数据的传送及属性操作，所以可以获得这种高速缓冲存储器，即，结构适合积极接收软件的控制进行处理的高速缓冲存储器。

而且，也可以是，所述高速缓冲存储器，与高速缓冲数据的管理单位即高速缓冲项相对应，具有：标签存储部，存储标签，该标签示出存储器地址的上位部，该存储器地址与所述高速缓冲项中存储的高速缓冲数据相对应；以及标志存储部，存储以下标志：有效标志，示出所述高速缓冲项是否有效；脏标志，示出所述高速缓冲项是否被进行过写入操作；弱标志，示出所述高速缓冲项的访问顺序被强制设为最旧；所述高速缓冲存储器，按照来自所述传送及属性控制单元的请求，执行以下操作中的一个操作：填入操作，在命中指定地址的高速缓冲项不存在的情况下，通过选择成为置换对象的高速缓冲项，将存储器中与所述指定地址相对应的数据载入所述选择的高速缓冲项中，并设定标签并设置有效标志；接触操作，在命中指定地址的高速缓冲项不存在的情况下，通过选择成为置换对象的高速缓冲项，来设定标签并设置有效标志，而不是将数据从存储器载入到所述被选择的高速缓冲项；回写操作，在命中指定地址的高速缓冲项存在且已经设置了脏标志的情况下，将该高速缓冲项的数据保存到存储器，并复位脏标志；无效化操作，在命中指定地址的高速缓冲项存在的情况下，复位有效标志，而不是按照脏标志的状态将该高速缓冲项的数据保存到存储器；回写兼无效化操作，在命中指定地址的高速缓冲项存在的情况下，当脏标志已被设置时，将该高速缓冲项的数据保存到存储器，并复位脏标志及有效标志，当脏标志已被复位时，则只复位该高速缓冲项的有效标志；以及最旧化操作，在命中指定地址的高速缓冲项存在的情况下，设置该高速缓冲项的弱标志。

根据该结构，所述六种操作具有提高高速缓冲命中率、减少不必要的总线交易、总线交易的均衡化(时间分布)的效果，通过在软件的积极控制下进行处理，来提高高速缓冲效率，这种结构是最适合的。

而且，也可以是，所述传送及属性控制单元还具有地址调整部，该地址调整部进行调整，使所述地址范围的开头及末尾示出高速缓冲项的开头数据，该高速缓冲项是所述高速缓冲存储器的高速缓冲数据的管理单位；所述操作请求部，向所述高速缓冲存储器依次请求对多个地址的所述操作，该多个地址包含在所述调整后的地址范围中。