[发明专利]经由较高频仲裁器的每一循环进行多个总线仲裁的开关矩阵系统

说明书

技术领域

本发明大体上涉及电子数据处理领域，且确切地说，涉及一种高性能总线仲裁系统和方法。

背景技术

功能单元之间的数据传送是计算机系统的一种常见操作。将程序从磁盘传送到存储器再传送到处理器、将数据从图形引擎发送到帧缓冲器再发送到视频卡和将输入从键盘或鼠标发送到处理器均是计算机系统内的数据传送的常见实例。

图1描绘系统总线结构的简化图，所述系统总线结构大体上由标号10指示。系统总线12将各个系统单元互连，所述系统总线12可划分成地址通道、数据通道、控制通道等。例如CPU 14或DMA引擎16的主装置指示去往或来自从属装置(例如存储器18和/或输入/输出电路20)的跨越总线12的数据传送——本文中称为总线事务。当两个或两个以上独立主装置14、16连接到总线12时，由仲裁器22来控制所述主装置对总线的存取。

如此项技术中已知的，一个或一个以上主装置14、16断定针对仲裁器22的总线请求。仲裁器22监视总线12上的活动，且当总线12变得可用时，仲裁器22向请求的主装置14、16中的一者发送总线许可。经许可的主装置14、16接着可起始在总线12上进行的事务，例如被引导到一个或一个以上从属装置18、20的读取或写入循环。

虽然系统总线10在将几个主装置14、16与多个从属装置18、20连接方面工作良好，但其强加了一次只能有一个主装置14、16可访问从属装置18、20的限制。在高性能处理器中，事实上常可能有两个或两个以上主装置14、16希望独立地访问一个或一个以上从属装置18、20。

图2描绘高性能数据传送系统，其大体上由标号30指示。开关矩阵32(也称为纵横开关)将多个主装置34互连到多个从属装置36，其中在最一般的情况下，任何主装置可访问任何从属装置。举例来说，图2描绘主装置1访问从属装置1，且同时主装置2访问从属装置0。在有些实施方案中，从属装置36中的一者或一者以上可包含两个或两个以上地址总线，从而允许一个以上主装置34同时进行访问。

对于包括n个主装置34和单个从属装置36的总线系统30来说，开关矩阵32内仅必需一个仲裁器来对于对从属装置36的竞争访问进行仲裁。对于具有n个主装置34和m个从属装置36的n×m纵横系统30来说，可能实施一个到m个仲裁器。使用m个仲裁器将实现最高性能，其中每个仲裁器专用于一个从属装置36。如果仲裁器少于m个(也就是说，至少一个仲裁器针对两个或两个以上从属装置36执行仲裁)，则性能将降级，因为每个仲裁器每次或在任何给定总线循环内仅可针对一个从属装置36进行仲裁。然而，实施许多仲裁器会消耗芯片面积、使路由复杂化并且增加功率消耗。

发明内容

根据一个或一个以上实施例，总线中的仲裁器通过以大于总线频率的仲裁器频率操作，而在单个总线频率时钟循环中对多个总线事务请求进行仲裁。

在一个实施例中，一种系统包含以总线频率操作的总线。至少一个主装置连接到所述总线并请求进行总线事务。至少一个从属装置连接到所述总线并从事总线事务。仲裁器通过以大于总线频率的仲裁器频率操作，而在单个总线频率时钟循环中对一个以上事务请求进行仲裁。

在另一实施例中，一种在以总线频率操作的总线中对多个总线事务请求进行仲裁的方法包括：以大于总线频率的仲裁器频率操作仲裁器；并在一个总线频率时钟循环中对多个总线事务请求进行仲裁。

附图说明

图1是现有技术计算机总线的功能方框图。

图2是纵横总线的功能方框图。

图3是纵横总线仲裁循环的时序图。

具体实施方式

图3描绘纵横矩阵系统30中的代表性总线事务请求和仲裁的时序图。在此实例中，总线以10毫微秒的时钟循环以100MHz的总线频率操作，且两个从属装置A和B共用单个仲裁器。两个从属装置M0、M1在总线循环1中同时发出对被引导到两个从属装置A和B的总线事务的请求。

在具有常规仲裁器的系统30中，将如虚线所指示在总线循环2中对从属装置A进行仲裁并在总线循环3中对从属装置B进行仲裁。仲裁器将如虚线所指示在总线循环3中对从属装置A发出请求并在总线循环4中对从属装置B发出请求。从属装置将分别在总线循环4和5中确认，且主装置M0和M1可在接收到每个相应从属装置确认时继续进行总线事务。