[发明专利]显示控制电路及显示系统

说明书

技术领域

本发明涉及控制显示装置的显示的显示控制电路及显示系统。

背景技术

以往，地上波数字广播的各帧的数据被存储在存储器中，存储在存储器中的各帧的数据通过DMA(Direct Memory Access)控制器被传送到显示控制电路内的缓冲电路，暂时存储。显示控制电路向显示装置送出时钟信号，并且在时钟信号的边沿(例如上升沿)向显示装置送出存储在缓冲电路中的1个像素的数据。显示装置取入在时钟信号的边沿从显示控制电路内的缓冲电路输入的数据，在显示器上显示取入的数据。

显示装置即使在显示控制电路内的缓冲电路中不存在向显示装置送出的未送出数据的状态下，也在时钟信号的边沿更新显示器的显示位置。因此，如果在数据的显示中发生在显示控制电路内的缓冲电路中不存在未送出数据的状态，数据会显示在从本来应显示的显示位置偏移了不存在未送出数据的期间的时钟数的显示位置上。图10示出了其概略。而且，在下面将在缓冲电路中不存在未送出数据的状态称为“下溢(underflow)”。

因此，通常采用了在存储器中设置2个存储一帧的数据的存储器区域的双缓冲结构(例如参照专利文献1)。在显示器上显示成为显示器上的显示对象的一帧数据的期间，将下一帧的数据存储在与存储着成为显示对象的数据的存储器区域不同的存储器区域中。由此，不会发生在存储器中未存储有向显示控制电路内的缓冲电路传送的数据的情况，在缓冲电路中不会发生下溢。

专利文献1：日本特开昭58-35637号公报

但是，若例如DMA控制器以外的CPU(中央处理器)或CG(character Generation，字符生成器)等进行存储器访问，则从存储器向DMA控制器的数据传送速度下降。这样的情况下，即使在存储器中存储着向显示控制电路内的缓冲电路传送的数据，在缓冲电路中也会发生下溢，不能够完全防止显示图像偏移的发生。

发明内容

因此，本发明的目的在于提供能够防止发生显示图像的偏移的显示控制电路及显示系统。

为了实现上述目的，本发明的显示控制电路控制显示装置的显示，其具备：数据传送电路，存储依次输入的数据，按照输入的时钟信号向上述显示装置送出存储着的上述数据；以及时钟屏蔽电路，在上述数据传送电路中存储有未送出数据的期间，将输入的上述时钟信号作为显示用时钟信号向上述显示装置送出，在未存储有未送出的数据的期间，将固定为预定电平的信号作为显示用时钟信号向上述显示装置送出。

根据上述的显示控制电路，在数据传送电路中具有未送出数据的期间，显示控制电路将时钟信号作为显示用时钟信号向显示装置送出。此外，在数据传送电路中没有未送出数据的期间，显示控制电路将固定了电平的信号作为显示用时钟信号向显示装置送出，消除显示用时钟信号的边沿。因此，在输入的显示用时钟信号的边沿取入数据、并且显示取入的显示数据的显示装置中，在数据传送电路中没有未送出数据的期间不会更新显示位置，能够防止显示图像发生偏移。

上述的显示控制电路中，还可以具备：时钟计数器电路，在上述数据传送电路中存储着未送出的数据的期间，进行对上述时钟信号的时钟数进行计数的计数工作，在未存储有未送出的数据的期间，停止计数工作；水平同步信号生成电路，在上述时钟计数器电路的计数器值属于预定范围内的期间和属于范围外的期间，通过改变电平来生成水平同步信号，并且向上述显示装置送出。

根据该结构，在显示用时钟信号被固定的期间，成为水平同步信号的生成源的时钟计数器电路的计数器值不被更新。因此，即使发生了在数据传送电路中没有未送出数据的状态，在显示装置中取得水平同步的定时不会偏移。

在上述显示控制电路中，也可以是，还具备：屏蔽期间计数器电路，对在上述数据传送电路中未存储有未送出数据的期间的上述时钟信号的时钟数进行计数；校正电路，将上述时钟计数器电路的计数范围的上限值校正成从该上限值中减去了上述屏蔽期间计数器电路的计数值的值；上述时钟计数器电路在由上述校正电路校正后的计数范围内进行计数工作。

根据该结构，在数据传送电路中没有未送出数据的期间，时钟计数器电路停止计数工作，该期间的时钟数被计数，时钟计数器电路的计数范围的上限被校正为减小了该时钟数的值。因此，即使发生了在数据传送电路中没有未送出数据的状态，在显示装置中也能够使水平同步期间成为一定。特别是，在需要等速地更新显示数据的情况下，该显示控制装置是有效的。