[发明专利]非对称双向瞬态电压抑制器及其形成方法无效
申请号: | 200680017002.5 | 申请日: | 2006-03-24 |
公开(公告)号: | CN101180709A | 公开(公告)日: | 2008-05-14 |
发明(设计)人: | 龚璞如;黄俊仁;高隆庆;彭洪娇 | 申请(专利权)人: | 威世通用半导体公司 |
主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/22;H01G9/20 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 梁晓广;陆锦华 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 对称 双向 瞬态 电压 抑制器 及其 形成 方法 | ||
技术领域
本发明总的来说涉及瞬态电压抑制器(TVS),更具体而言涉及非对称双向瞬态电压抑制器。
背景技术
通信设备、计算机、家庭立体声放大器、电视和其他电子装置越来越多地使用小电子元件制造,这些小电子元件极易受到电子能量浪涌(即瞬态过电压)的损害。电源和传输线电压中的浪涌变化会严重损害和/或破坏电子装置。而且修复和更换这些电子装置可能是非常昂贵的。因此需要保护这些元件免受电源浪涌损害的成本有效的方法。开发了被称为瞬态电压抑制器(TVS)的装置来保护这些类型的设备免受这种电源浪涌或过电压瞬变。采用这些装置(典型地是类似于分立式基准电压二极管的分立式装置),以便在达到瞬变和潜在地损害集成电路或类似结构之前抑制电源等中的高电压的瞬变。
一种用于过电压保护的传统装置是反偏p+n+齐纳二极管。为了提供保护以免受任一极性过电压,经常采用双向瞬态电压抑制器,其具有两个结而不是单个结。然而这种双向TVS经常是对称的,因为它们为两极提供同样的闭锁电压。图1的横截面图示意性地示出了传统非对称双向TVS 100的实例。该装置在n衬底110上形成。n型外延层120在n衬底110的上表面形成。其次,p型掺杂剂扩散进入衬底110两侧以形成p+扩散层130和104。这种装置包含两个结:(1)在p+扩散层130和n型外延层120的界面处形成的结,和(2)在n衬底110和p+扩散层104之间的界面处形成的结。通过在p+扩散层130和n型外延层120的界面处形成的结支持较大的闭锁电压,而通过在n衬底110和p+扩散层104之间的界面处形成的结支持较小的闭锁电压。
如图2所示,对于结终端,图1的非对称双向TVS典型地在衬底两侧具有台面结构。
关于图1和2示出的非对称双向TVS出现了许多问题。第一,因为扩散层在衬底110的两侧形成,必须在两侧提供钝化以保护两个结。得到的双边斜面终端结构降低了该装置的机械完整度。第二,因为必需的高掺杂的衬底的原因,制造该装置是相当昂贵的,这是因为其掺杂剂浓度必须被精确地控制。
因此,希望提供克服了上述问题的非对称双向TVS。
发明内容
根据本发明,提供了双向瞬态电压抑制装置及其制造方法。该方法开始于提供第一导电类型的半导体衬底,并在衬底上淀积与第一导电类型相反的第二导电类型的第一外延层。衬底和第一外延层形成第一p-n结。具有第二导电类型的第二外延层淀积在第一外延层上。第二外延层与第一外延层相比有更高的掺杂剂浓度。具有第一导电类型的第三层在第二外延层上形成。第二外延层和第三层形成第二p-n结。
根据本发明的一个方面,第三层通过第一导电类型的掺杂剂扩散进入第二外延层而形成。
根据本发明的另一个方面,第一导电类型是p型导电类型,并且第二导电类型是n型导电类型。
根据本发明的另一个方面,衬底是p+衬底,第一外延层是n型外延层,第二外延层是n外延层,第三层是p+层。
根据本发明的另一个方面,第一外延层的掺杂浓度在大约1.80×1014cm-3到大约2.82×1014cm-3变化。
根据本发明的另一个方面,第一外延层生长至大约57.6到70.4微米的厚度。
根据本发明的另一个方面,第一导电类型是n型导电类型,并且第二导电类型是p型导电类型。
根据本发明的另一个方面,提供一种双向瞬态电压抑制装置。该装置包括第一导电类型的半导体衬底和在衬底上形成的与第一导电类型相反的第二导电类型的第一外延层。衬底和第一外延层形成第一p-n结。具有第二导电类型的第二外延层在第一外延层上形成。第二外延层比第一外延层具有更高的掺杂剂浓度。具有第一导电类型的第三层在第二外延层上形成。第二外延层和第三层形成第二p-n结。
附图说明
图1用示意性的横截面图示出传统的非对称双向TVS。
图2示出具有台面结构的图1的非对称双向TVS。
图3示出根据本发明的非对称双向TVS的示意性横截面图。
图4A-4C示出可用于制造图3中示出的TVS的代表性工艺流程。
图5示出本发明的一个特定实施例在硼扩散前的仿真掺杂分布。
图6示出图5所示结构在硼扩散后的仿真掺杂分布。
图7示出图5的结构中两极的仿真反向击穿电压曲线。
图8示出本发明的一个替代实施例,其中仅采用单个外延层。
图9示出图8所示装置在磷退火后的仿真掺杂分布。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威世通用半导体公司,未经威世通用半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680017002.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:形成小型紧密间隔特征阵列的方法
- 下一篇:用于远紫外掩模的泄漏吸收体
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造