[发明专利]用于易失性和非易失性存储器设备的存储器接口

说明书

技术领域

本发明主要地涉及通过接口来访问存储在存储器设备中的数据。

背景技术

存储器技术意味着需要访问例如DRAM或者其它存储器设备这样的存储器设备内的数据。因此，已经提出不同的寻址策略。

DRAM的可能特征是地址多路复用。这一技术实现了将地址二等分并且在地址总线管脚上将各半个地址馈送到芯片。

芯片具有按行和列来布置的存储器电容器的大型阵列。为了读取阵列中的一个位置，控制电路先计算它的行数，该电路将行数放置于DRAM的地址管脚上。它然后切换行地址选择(RAS)管脚，使DRAM读取行地址。就内部而言，DRAM将所选行连接到称为感测放大器的放大器组，这些放大器读取该行中所有电容器的内容。控制单元然后将所需位置的列数放置于同一地址管脚上，并且切换列地址选择(CAS)管脚，使DRAM读取列地址。DRAM使用该地址来选择与所选列相对应的感测放大器的输出。在称为CAS访问时间的延迟之后，在DRAM的数据I/O管脚上将这一输出呈现给外界。

为了将数据写到DRAM，控制逻辑使用相同的两步寻址方法，但是取代了在操作结束时从芯片读取数据，它在操作开始时提供数据给芯片。

在读或者写操作之后，控制电路将RAS和CAS管脚返回到它们的原状态以使DRAM准备它的下一操作。DRAM在操作之间需要被称为预充电间隔的某一间隔。

一旦控制电路已经选择特定行，它能够在DRAM保持同一行激活的同时通过将不同列地址放置于地址管脚上、每次切换CAS来相继选择数列。这比使用完全行-列过程来访问各位置更快。这一方法对于取回往往在存储器中存储于相继地址的微处理器指令而言是有用的。

此外，通常通过命令总线上的命令选通来提供命令。不同命令的数目取决于命令总线上的管脚数目，有可能为2N个命令，其中N是命令总线处的管脚数目。随着对于不同命令的需求的增长，需要扩展命令总线。然而，由于芯片尺寸是专用集成电路(ASIC)设计中的关键因素，所以需要减少命令总线上的管脚数目。

另外，总线的大小对于存储器设备与中央处理单元(CPU)之间连接接口的总尺寸而言也是相关的。所需数据速率越高，选择越多的数据总线上的连接管脚数目。这增加了接口的尺寸。此外，地址总线上的管脚数目以及接口的管脚总数除了决定协议问题之外还决定接口上将要使用的存储器类型。然而没有考虑对于灵活使用不同种类的存储器设备的需求。需要一种灵活接口，该接口就数据总线上的数据吞吐量而言实现具有不同种类能力的不同种类的存储器设备的一起使用。

随着对于灵活使用标准部件的需要的增长，需要提供一种实现在同一个接口上使用易失性存储器和非易失性存储器的存储器接口。然而，由于非易失性存储器和易失性存储器具有针对接口的不同前提，所以需要有可能使接口适应于与两类存储器一起使用。

发明内容

根据本发明的一个方面，提供一种用于通过接口来访问存储在存储器设备中的数据的方法，包括：通过至少一个地址总线来对存储器设备上的数据进行寻址；通过至少一个命令总线来对至少去往和来自存储器设备的数据流进行控制；以及通过至少一个数据总线来传送去往和来自存储器的数据，其中根据连接到接口的存储器类型来调整命令总线上的命令。

根据另一方面，提供一种用于在集成电路与存储器设备之间进行对接的接口，包括：用于对数据进行寻址的地址总线管脚；用于对至少去往和来自存储器设备的数据流进行控制的控制总线管脚；用于传送去往和来自存储器设备的数据的数据总线管脚，并且该接口被布置用以根据连接到接口的存储器设备类型来调整命令总线上的命令。

本发明的一个其它方面是一种包括中央处理单元和存储器设备的计算机系统，其中中央处理单元经由这样的接口与存储器设备进行连接。

本发明的又一方面是一种其上存储有计算机程序的计算机程序产品，该程序包括如下指令，这些指令操作至少一个处理器以在存储器设备与集成电路之间传送数据，使得命令总线上的命令可根据连接到接口的存储器设备的类型来调整。

本发明的又一方面是一种具有中央处理单元和存储器设备的移动通信设备，该设备包括用于在CPU与存储器设备之间进行对接的接口，该接口包括：用于对存储在存储器设备上的数据进行寻址的地址总线管脚；用于对至少去往和来自存储器设备的数据流进行控制的控制总线管脚；用于传送去往和来自存储器设备的数据的数据总线管脚；并且该接口被布置用以根据连接到接口的存储器设备类型来调整命令总线上的命令。

附图说明

在附图中：