[发明专利]依赖于指令类型的可配置高速缓存系统

说明书

技术领域

【0001】本发明涉及一种可用于数据通信系统中的微处理器高速缓存装置和方法。

背景技术

【0002】片上高速缓存用于各种微处理器设计中，以通过将常用的信息存储在快速的片上高速缓存存储器中来提高性能。由于在程序执行期间能够快速地取出信息因此性能得到提高。一些系统具有多级高速缓存。“L1”高速缓存典型地容量相对小，但存取时间非常快。“L2”高速缓存典型地比L1高速缓存容量大，但是比L1高速缓存的存取时间慢。

【0003】当遇到一个试图从目标存储单元获取数据的“载入”指令时，处理器首先确定目标数据是否已经驻存于L1高速缓存中。如果数据存在于L1高速缓存中(称为高速缓存“命中”)，则从L1高速缓存取出目标数据。如果数据不在L1高速缓存中(高速缓存“未命中”)，则处理器接着确定目标数据是否存在于L2高速缓存中。如果是，则从L2高速缓存取出目标数据。最后，如果目标数据既不在L1高速缓存中也不在L2高速缓存中，则从系统存储器取出目标数据，系统存储器比L1和L2高速缓存的容量大并且比L1和L2高速缓存的速度慢。

【0004】在一些系统中，L1高速缓存中对载入指令的未命中将导致目标数据从它当前的位置(L2高速缓存或系统存储器)被复制到L1高速缓存。通常，高速缓存未命中损害性能而高速缓存命中会提高性能。通常，由于处理器必须在执行后续指令之前等待数据返回，因此L1和/或L2高速缓存未命中会损害处理器性能。通过将目标数据放入到速度最快的L1高速缓存存储器中，对数据的任何后续需求都能够快速地从L1高速缓存中得到满足。虽然将目标数据放入到L1高速缓存是需要多个时钟周期的相当费时的过程，然而一旦数据存在于L1高速缓存中，这样做就可以在对数据进行后续存取时得到回报。因此性能得到提高。

【0005】高速缓存系统利用两种效应——时间局部性和空间局部性。时间局部性表示一旦一组数据被存取，则相同的数据很可能在近期内再次被需要。空间局部性表示一旦一组数据被存取，则它邻近的数据(例如，邻近的存储单元中的数据)很可能在近期被存取。当数据被复制到L1高速缓存时，目标数据以及邻近的周围数据也被复制到L1高速缓存的“线”中。如果随后需要任何邻近的数据，则这个过程可提高系统性能，这可能发生在具有高度空间局部性的数据集中。

【0006】具有相对较低的空间和/或时间局部性的数据集易于“污染”高速缓存存储器。这表示一些数据可能被存储在高速缓存中，但是很可能在近期不需要。这样的数据占用更适合高速缓存使用的数据可能另外占用的空间。由于L1高速缓存相对小的容量，这个问题对于L1高速缓存是特别棘手的。

发明内容

【0007】公开各种实施例以处理上述的一个或更多问题。在一个实施例中，处理器包括确定每条被取出的指令的指令类型的译码逻辑、一级高速缓存、耦合到一级高速缓存的二级高速缓存和操作地耦合到一级和二级高速缓存的控制逻辑。当高速缓存未命中第一类型指令(例如，载入、存储、直接存储器存取、预取)时，该控制逻辑优选地导致对一级高速缓存执行高速缓存线填充，但对于第二类型指令，则阻止对一级高速缓存执行线填充。控制逻辑可包括用于执行第一类型指令的载入/存储单元(load/store unit)和用于执行第二类型指令的协处理器。通常，是否在未命中时执行线填充取决于指令类型(例如，SIMD指令与非SIMD指令)和/或是协处理器还是载入/存储单元执行该指令。

【0008】还公开一种包括确定指令类型的方法。如果指令是第一类型指令并且引起一级高速缓存的未命中，则该方法包括对一级高速缓存执行线填充。然而，如果指令是第二类型指令并且引起一级高速缓存的未命中，则该方法包括不对一级高速缓存执行线填充。在其他实施例中，第二类型指令如载入指令可能引起从外部存储器(即不包含高速缓存子系统)加载被请求的数据并且提供给例如协处理器。

【0009】在本说明书中公开这些实施例和其他实施例。

附图说明

【0010】为了详细描述本发明的示例实施例，可以参考附图，其中：

图1示出了根据本发明优选实施例的带有高速缓存子系统的处理器架构；

图2示出了根据优选实施例的方法；和

图3示出了电池供电的和通信设备形式的系统的实施例。

符号和术语