[发明专利]矩阵运算装置

说明书

技术领域

本发明涉及矩阵运算装置，特别涉及在映像信号处理等的图像变换中使用的运算装置。

背景技术

近年，大多使用采用离散余弦变换(DCT)/反离散余弦变换(IDCT)等的图像的频率间隔剔除技术。通过实现这种图像间隔剔除，可以减少在图像变换等中需要的一次存储装置(存储器)等。

图1是表示以往的矩阵运算装置的结构的框图，图2是表示以往的矩阵运算装置的详细结构的结构图。

在图1、图2中，101是来自外部的输入，102是加权乘法电路，103是加法电路，104是四舍五入处理电路，105是n位移除法电路。

在以往的矩阵运算装置的结构中，对于针对多个输入101的在加权乘法电路中的加权系数组102a，对其全部的系数进行特定的次方数倍(2的n次方)，在扩展该系数直到能够充分确保运算精度的值后，通过将其整数化实现加权系数组102b，对各个输入101使用在该加权系数组102b中的系数，用加权乘法电路102进行加权乘法运算，用加法电路103将加权乘法电路102的运算结果相加。该加法电路103的输出在用四舍五入处理电路104进行了四舍五入处理后，通过用位移除法电路105对为了确保运算精度而将加权系数组102a进行次方数倍后的扩大量进行位移除法运算，实现用原本的加权系数组102a运算的加权运算。为了进行该运算，例如通过进行采用专利文献1的矩阵运算电路的简化、采用专利文献2的累积加法电路的减少等，实现了通过运算装置的电路简化带来的电路规模的减少等。

专利文献1：特开平5-158966号公报

专利文献2：特开平10-91615号公报

在以往的结构中，在以离散余弦变换/反离散余弦变换等为代表的矩阵运算中，为了充分确保运算精度，对原本的变换矩阵系数进行2的n次方倍而扩大到充分大的系数来进行矩阵运算。但是在以往的结构中，在需要精度非常高的运算的矩阵运算中，因为通过相乘非常大的值来实现变换矩阵系数，所以用变换矩阵系数运算的运算结果也非常大，在电路实现上乘法电路等增大，整体的电路规模变大。特别是在为了间隔剔除高频成分而实现的下采样(down-sampling)以及上采样(up-sampling)等的系统中，在矩阵运算的系数间有大的差异的情况下，特定的乘法运算值变得非常大，整体的电路规模增大。此外，由于乘法电路增大，因而为了满足用于实现电路的定时制约等，具有一次保持电路(FF)等，成为电路进一步增加的原因。

发明内容

本发明就是为了解决上述以往的问题而提出的，其目的在于得到在减少乘法电路的电路规模的同时，能够实现比以往精度更高的运算结果的矩阵运算装置。

此外，其目的在于得到可以减少用于定时制约的一次保持电路(FF)的矩阵运算装置。

为了解决上述课题，本发明的矩阵运算装置通过不将矩阵运算系数扩大到非常大的系数而进行运算，在减少运算量并减少乘法电路等的电路规模的同时，通过将乘法运算结果和修正系数相加，实现运算精度提高。

采用本发明的方案1的矩阵运算装置，对i个输入用m个以上的加权系数组进行加权运算，其中i、m是1以上的整数，该矩阵运算装置的特征在于，具备：用对上述加权系数组进行2的k1次方倍后经过整数化的k1次方倍加权系数组，对输入进行加权的k1次方加权乘法电路；对上述k1次方加权乘法电路的乘法运算结果，用k2位移进行位移乘法运算处理的k2位移乘法电路；对上述k2位移乘法电路的乘法运算结果，进行使用修正系数组运算后的修正处理值的加法运算处理的修正处理电路；对上述修正处理电路的运算结果进行四舍五入处理的四舍五入处理电路；以及对上述四舍五入处理电路的运算结果，用k位移进行位移除法运算处理的k位移除法电路，其中设k＝k1+k2。

采用本发明的方案2的矩阵运算装置的特征在于：在方案1所述的矩阵运算装置中，上述修正系数组是修正下面两个结果之差的系数组：对上述输入用上述k1次方倍加权系数组进行加权，并进行了上述k2位移乘法运算的结果、用对上述加权系数组进行2的k次方倍的系数对上述输入进行了加权的结果。

采用本发明的方案3的矩阵运算装置的特征在于：在方案1所述的矩阵运算装置中，根据上述修正处理电路的运算结果的精度的容许范围，使用最佳的修正系数组。