[发明专利]在运行和休眠模式中存储数据的电路和方法无效
申请号: | 200680018359.5 | 申请日: | 2006-03-17 |
公开(公告)号: | CN101185049A | 公开(公告)日: | 2008-05-21 |
发明(设计)人: | M·小弗雷德里克;M·J·金卡德 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G06F1/32 | 分类号: | G06F1/32;H03K19/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 卢江;王小衡 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 运行 休眠 模式 存储 数据 电路 方法 | ||
技术领域
本发明涉及数据处理系统领域。本发明尤其涉及允许在运行和休眠模式中存储信号值的电路以及操作该电路的方法。
背景技术
在许多电路中,特别是在那些依赖远程电源如电池的电路中,保持电路的低功耗是很重要的。在解决运行电路效率问题的同时,人们还把注意力转到降低静态功耗,即,由于在电路不执行操作期间发生的功率泄漏而导致的功率损失。一种解决方法是,为电路提供休眠模式,从而在这些不运行期间有效降低功耗。为了减少在这些休眠阶段的功率泄漏,现在许多电路设计利用功率门控(power gating)来帮助使休眠模式处在特别低泄漏状态。该功率门控是通过在标准单元器件与建立“虚拟”Vdd轨(rail)的Vdd之间插入功率晶体管,或者通过在标准单元器件与建立“虚拟”Vss轨的Vss之间插入功率晶体管来实现的。为了进入低泄漏模式,功率晶体管被关断,并且该设计的泄漏受到功率晶体管的泄漏的限制。由于功率晶体管可以被做到高Vt,并且由于功率晶体管的宽度可以比电路中的有源器件的宽度小得多,因此可以大大减少漏电流。因此,当功率晶体管被关断时,在其输出端的虚拟功率轨大致浮置到另一个功率轨,并且电路被断电(power down)。
尽管这大大节省了功率,但也引起了电路内的状态损失。如果希望在休眠模式期间电路保持状态,则必须在该设计内使用数据保持(retention)电路,如专用数据保持触发器。这种操作模式允许所存储的信号值安全地保持在该电路的一小部分中,而该电路的其余部分被断电以便减少泄漏。当恢复功率时,恢复所保存的信号值并且操作继续。一种支持这样的数据保持的方式是,对触发器添加气球锁存器(balloon latch),使得信号值能被传输到具有自己的电源的气球锁存器中,然后将该电源从触发器其余部分中移除。这种方式的缺点是,气球锁存器额外占据了相当大的电路面积。
还提出了,具有相关扫描单元的敏感放大器触发器和混合锁存触发器在操作的断电模式期间重新使用扫描单元来进行数据保持,所述扫描单元根据电平敏感扫描设计方法运行。尽管该方式减少了与提供数据保持能力相关的电路开销的增加,但它需要控制敏感放大器触发器或混合锁存触发器的三个时钟信号,并且它们在速度、功耗和其他因素方面都有公知的缺点。
发明内容
本发明的第一方面提供一种存储信号值的电路,所述电路包括:时钟信号输入端,可操作来接收时钟信号;多个锁存器,由所述时钟信号定时;由所述时钟信号定时的至少一个三态器件,所述至少一个三态器件布置在至少一个存储锁存器的输入端,所述至少一个存储锁存器是所述多个锁存器中的至少一个,所述至少一个三态器件可操作来响应于预定时钟信号值,有选择地隔离所述至少一个存储锁存器的所述输入端;其中到所述电路的电力供应被配置成使得,响应于休眠信号而减少所述电路的至少一部分两端的电压差,使得所述电路的所述部分被断电;维持所述至少一个存储锁存器两端的电压差;以及所述三态器件接收的时钟信号保持在所述预定值,使得所述存储锁存器的所述输入端被隔离。
本发明认识到与电路进入休眠模式有关的数据丢失的问题,并且提供对该问题的一流解决方案,该解决方案要求很少的额外电路或控制信号。该电路被配置成利用休眠信号来控制电路的至少一部分、但不是至少一个存储锁存器断电。因此,通过不用与电路的至少一部分相同的方式控制存储锁存器的电力,至少一个存储锁存器在电路进入休眠模式时不会丢失电力或状态。此外,该电路被布置成使得三态器件接收的时钟信号保持在预定值,使得存储锁存器的输入端被隔离。这不仅确保锁存器不循环和丢失存储的数据,还确保锁存器的输入端被三态器件隔离,从而停止或者至少阻碍从该锁存器泄漏数据。因此,通过简单地在该电路的所选部分中保持电力,并且使用休眠信号和已经输入到该电路的时钟信号来控制这些部分的隔离,提供了休眠模式中的数据保持,而不需要额外的控制信号或额外的存储锁存器。
在某些实施例中,时钟信号是由不是该电路一部分的时钟分发装置控制的,即,该时钟分发装置是芯片外部的,而在其他实施例中,所述电路还包括时钟信号分发装置,其可操作来向所述多个锁存器和所述至少一个三态器件分发所述时钟信号,所述时钟信号分发装置包括休眠信号输入端,可操作来接收休眠信号;其中响应于所述至少一个休眠信号,所述时钟信号分发装置可操作来将所述时钟信号保持在所述预定值,使得所述存储锁存器的所述输入端被隔离。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680018359.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:读卡接口的测试治具
- 下一篇:一种制造玻璃钢乒乓球桌桌面的模具