[发明专利]存储器控制器

说明书

技术领域

本发明涉及一种存储器控制器和一种用于将网络和存储器相连的方法。

背景技术

随着高级移动和便携装置复杂性的增加，这种装置更大的需求应用，复杂性、适应性和可编程性的需求增加了装置内部的数据交换。实现这些应用的装置通常由几个功能或处理模块组成，在这里称为子系统。典型地，将这些子系统实现为作为分立的集成电路(separate ICs)，每一所述集成电路均具有不同的内部结构，所述结构由局部处理器、总线和存储器等等组成。可选择地，可以将各种子系统集成到一个集成电路(IC)中。在系统级水平，这些子系统经由最高级的互联彼此通信，这提供了可靠的且通常具有实时支持的服务。其中，作为移动电话结构的一个例子，我们还可以具有基带处理器、显示器、媒体处理器或存储元件。为了支持多媒体应用，这些子系统以数据流方式交换大部分数据。作为数据流的一个例子，可以参考通过媒体处理器从局部存储器中读出MP3编码的音频文件并发送解码流到扬声器。附图1示出了这种通信的基本表示图，可以经由FIFO缓冲器B连接的处理器P1-P4来表示。这样的表示经常称为Kahn处理网。可以将Kahn处理网映射到系统结构上，如E.A.de Kock等人的“YAPI：Application modeling for signalprocessing systems”文章中所述的，发表于Proc.of the 37th.DesignAutomation Conference，Los Angeles，CA，June 2000，pages 402-405.IEEE，2000。在这种结构中，将处理P映射到子系统S上、存储器SMEM上的FIFO缓冲器上，并且在系统级水平的互联IM上进行通信。

在相关的处理之间的数据流的适当支持中，缓冲是必不可少的。典型地，将FIFO缓冲器用于数据流，所述数据流与数据流应用的(有界限的)Kahn处理网模型一致。随着能够同时运行的多媒体处理数量的增加，程序、实时数据流的数量、以及与FIFOs相关的数量实质上也在增加。

对于存储器使用和FIFOs分配，存在两种极端的流实现方式。第一种使用物理分布的存储器，其中FIFO缓冲器位于子系统的局部存储器中，第二种使用物理和逻辑统一的存储器，其中江南所有的FIFO缓冲器被分配在一个共享的、通常在片外的存储器中。也可能采用它们的结合的方式。

FIFO缓冲器可以采用外部DRAM存储技术在共享存储器中实现。SDRAM和DDR-SDRAM是能以低成本提供大容量外部存储器的技术，相对于硅面积比具有非常有吸引力的成本优势。

图2示出了一个具有共享存储器流框架的片上系统的基本结构。处理单元C、S经由缓冲器B彼此通信。处理单元C、S和缓冲器的每一个均与接口单元IU相关联，用于将它们与互联设备IM相连。在共享存储器数据交换的情况下，存储器也能用作其它目的。例如，存储器可以用于代码执行或用于在主处理器上处理程序运行进行动态存储分配。

包括互联装置、接口单元以及处理单元C、S和缓冲器B的这种通信结构或网络可以提供特定的传输工具和独立的下部结构来给以确定的数据传输保证，例如保证信息吞吐量或保证数据的无误传递或作为同步源和终端元件的同步服务，例如由于缓冲器的欠载或过载也不会丢失数据。如果系统执行实时流处理并且为所有部件提供实时支持，那么上面这种情况就变得很重要。

在图2所示的许多芯上系统(SoC)和微处理器系统内部，后台存储器(DRAM)用于数据的缓冲。当数据以流方式通信并以缓冲为存储器中的流时，可以使用预取缓冲。这意味着从SDRAM中预先读取数据并且保存在特定的(预取)缓冲器中。当读取请求到达时，可以从局部预取缓冲器中提供数据，一般情况下在片上SRAM中执行，不用由后台存储器(DRAM)另外引入的反应时间。这种方式类似于公知的用于处理器的随机数据超高速缓存技术(caching techniques of random data)。对于数据流，预取缓冲器中使用数据的连续(或最好称为可预测的)寻址，而不是在超高速缓存中使用的随机寻址。更详细的，请参考J.L.Hennessy和D.A.Patterson的“Computer Architecture--A QuantitativeApproach”论文。