[发明专利]低温下制造的包括半导体二极管的高密度非易失性存储器阵列

说明书

技术领域

本发明涉及一种包括锗或锗合金二极管的极高密度的非易失性存储器阵列。

背景技术

在常规的半导体装置中，存储器单元是制造在单晶硅圆晶片衬底中，其中导电线路可提供通到所述存储器单元的电连接。一般来说，这些导体可在形成阵列之后形成，且因此无需受到形成所述存储器单元自身所要求的温度。具体来说，顶部金属导体无需受到(例如)在多晶体硅(在本说明中将多晶体硅称为多晶硅)的沉积及结晶期间所经历的温度，所述温度通常超过约550摄氏度(多晶硅通常用于存储器元件，例如控制栅极和浮动栅极)。因此，不能承受高处理温度的金属(例如，铝和铜)可成功地用于常规二维半导体装置中的导体中。铝和铜都是低电阻率材料，可理想地用于半导体中。

在整体式三维存储器阵列中(例如Johnson等人的第6,034,882号美国专利″Vertically stacked field programmable nonvolatile memory and method of fabrication″中所阐述的整体式三维存储器阵列，所述专利受让给本发明受让人且以引用方式并入本文中)，单晶硅晶圆片衬底上方可上下堆置地形成多个存储器阶层。

在整体式三维存储器阵列中，形成为第一存储器阶层的一部分的导体必须能够承受形成下一阶层中以及所有随后形成的存储器阶层中存储器单元的每一元件所要求的处理温度。如果所述存储器单元包含必需结晶的已沉积硅，则在使用常规的沉积和结晶技术的情况下导体必须能够承受超过(例如)550摄氏度的温度。

铝线路往往会在高于约475摄氏度的温度下变软而被挤出，而铜的耐热性则更低。因此，在那些像Johnson等人的阵列中，一直将能经受住较高处理温度的材料优选用作导体。

当将像Johnson等人的那些存储阵列按比例缩放到较小的尺寸时，导体的横截面积会缩小，从而增大了其电阻。因此，需要一种用以在低温下制作包括已沉积半导体材料的高密度存储装置从而允许使用低电阻导体的强健、低成本的方法。

发明内容

本发明由下文的权利要求书所界定，且此章节的任何内容都不应视为对这些权利要求的限制。一般来说，本发明涉及一种可制造于高密度阵列中的非易失性存储器单元，其具有锗或锗合金二极管及由低电阻率材料形成的导体。

本发明的第一方面提供一种形成整体式三维存储器阵列的方法，所述方法包括：在衬底上方形成第一存储器阶层，所述第一存储器阶层包括多个第一存储器单元，每一第一存储器单元均包含半导体材料；及在所述第一存储器阶层上方整体地形成第二存储器阶层，其中在形成所述整体式三维存储器阵列期间，形成所述阵列期间的处理温度不超过约500摄氏度。

本发明的另一方面提供一种整体式三维存储器阵列，其包括：a)第一存储器阶层，其包括：i)多个第一底部导体，所述第一底部导体包括第一铝层或第一铜层；ii)多个第一柱状二极管，其位于第一底部导体上方，所述第一二极管包含锗或锗合金；及iii)多个第一顶部导体，其位于所述第一二极管上方，所述第一顶部导体包括第二铝层或第二铜层；及b)第二存储器阶层，其整体地形成于所述第一存储器阶层上方。

本发明的另一方面提供一种用于形成第一存储器阶层的方法，所述方法包括：形成多个大致平行、大致共面且沿第一方向延伸的第一轨状底部导体，所述第一底部导体包含铜或铝；在所述第一底部导体上方形成多个第一二极管，所述第一二极管包含锗或锗合金；在第一二极管上方形成多个大致平行、大致共面的第一轨状顶部导体一第一顶部导体，所述第一顶部导体沿与所述第一方向不同的第二方向延伸，所述第一顶部导体包含铜或铝，其中在形成第一存储器阶层期间，处理温度不超过500摄氏度。

本发明的另一方面提供一种非易失性可一次性编程的存储器单元，其包括：底部导体；多晶体二极管，其位于所述底部导体上方；及顶部导体，其位于所述二极管上方，其中在编程所述单元之后，当在所述顶部导体与所述底部导体之间施加约1伏的电压时，流经二极管的电流至少约为100微安。

本发明的另一方面提供一种非易失性存储器单元，其包括：底部导体，其包含铝或铜；包含半导体材料的柱，其中所述半导体材料为至少20原子百分比的锗；及顶部导体，其包含铝或铜，其中所述柱设置在所述顶部导体与所述底部导体之间，且其中半导体材料以高电阻状态形成，且在施加编程电压时会转变为处于低电阻状态的二极管。