[发明专利]自动串行协议目标端口传输层重试机制无效

专利信息
申请号: 200680023356.0 申请日: 2006-06-28
公开(公告)号: CN101208677A 公开(公告)日: 2008-06-25
发明(设计)人: V·劳;P·塞托;S·彻穆杜帕蒂;N·张;K·费穆拉;W·哈莱克;A·帕里克 申请(专利权)人: 英特尔公司
主分类号: G06F13/38 分类号: G06F13/38;H04L12/56
代理公司: 中国专利代理(香港)有限公司 代理人: 曾祥夌;王小衡
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 自动 串行 协议 目标 端口 传输 重试 机制
【权利要求书】:

1.一种装置,包括:

电路,包括发送传输层和接收传输层,所述发送和接收传输层与链路耦合;

所述发送传输层的发送协议处理器,通过串行化协议来控制目标端口的传输层重试(TLR)机制;以及

接收传输层的接收协议处理器,与所述发送协议层耦合,通过所述串行化协议来控制所述目标端口的TLR机制。

2.如权利要求1所述的装置,其特征在于,所述串行化协议与串行连接(小型计算机系统接口(SCSI))(SAS)协议标准兼容。

3.如权利要求1所述的装置,其特征在于,还包括标识目标端口、始发器端口、逻辑单元和任务的任务关系。

4.如权利要求3所述的装置,其特征在于,还包括存储包括与所述任务关系相关的数据的I/O上下文的所述发送传输层的输入/输出(I/O)上下文缓冲器。

5.如权利要求4所述的装置,其特征在于,所述不同的目标端口传输标记是包括没有与未决命令关联的编号的影子标记。

6.如权利要求5所述的装置,其特征在于,在所述任务关系的所述输入/输出(I/O)上下文缓冲器中更新所述影子标记。

7.如权利要求3所述的装置,其特征在于,还包括存储所述任务关系的I/O上下文的所述接收传输层的输入/输出(I/O)上下文缓冲器。

8.如权利要求7所述的装置,其特征在于,所述I/O上下文缓冲器存储与所述任务关系相关的动态和快照字段。

9.如权利要求8所述的装置,其特征在于,所述接收协议处理器根据与所述任务关系关联的所述I/O上下文的动态和快照字段来确定保存从始发器端口所接收的哪些写数据帧。

10.如权利要求1所述的装置,其特征在于,所述电路是集成电路。

11.一种方法,包括:

控制与链路耦合的发送协议处理器通过串行化协议来提供目标端口的传输层重试(TLR)机制;以及

控制与所述链路耦合的接收协议处理器通过所述串行化协议来提供所述目标端口的所述TLR机制;以及

定义标识始发器端口、目标端口、逻辑单元和任务的任务关系。

12.如权利要求11所述的方法,其特征在于,所述串行化协议与串行连接(小型计算机系统接口(SCSI))(SAS)协议标准兼容。

13.如权利要求11所述的方法,其特征在于,还包括存储所述任务关系的(I/O)上下文。

14.如权利要求13所述的方法,其特征在于,所述不同的目标端口传输标记是包括没有与任何未决命令关联的编号的影子标记,以及所述I/O上下文采用所述影子标记来更新。

15.如权利要求14所述的方法,其特征在于,还包括存储具有动态和快照字段的所述任务关系的I/O上下文。

16.如权利要求15所述的方法,其特征在于,根据与所述任务关系关联的所述I/O上下文的动态和快照字段来确定保存从始发器端口所接收的哪些写数据帧。

17.一种控制器,包括:

目标端口电路,包括:

发送传输层,包括与链路耦合的发送协议处理器,所述发送协议处理器通过与串行连接(小型计算机系统接口(SCSI))(SAS)协议标准兼容的串行化协议来控制传输层重试(TLR)机制;以及

接收传输层,包括与所述发送协议层和所述链路耦合的接收协议处理器,所述接收协议处理器通过与SAS协议标准兼容的所述串行化协议来控制所述TLR机制;

其中,所述目标端口电路与兼容SAS协议标准的存储装置的第二控制器的始发器端口进行通信。

18.如权利要求17所述的控制器,其特征在于,还包括存储与用于标识始发器端口、目标端口、逻辑单元和任务的任务关系关联的I/O上下文的所述发送传输层的输入/输出(I/O)上下文缓冲器,所述I/O上下文缓冲器存储与所述任务关系相关的动态和快照字段。

19.如权利要求18所述的控制器,其特征在于,所述不同的目标端口传输标记是包括没有与未决命令关联的编号的影子标记,以及所述影子标记在所述输入/输出(I/O)上下文缓冲器中更新。

20.如权利要求19所述的控制器,其特征在于,还包括存储所述任务关系的I/O上下文的所述接收传输层的输入/输出(I/O)上下文缓冲器,所述I/O上下文缓冲器存储与所述任务关系相关的动态和快照字段,以及其中,所述接收协议处理器根据与所述任务关系关联的所述接收I/O上下文缓冲器的所述动态和快照字段来确定保存从始发器端口所接收的哪些写数据帧。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200680023356.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top