[发明专利]采用一个或多个浮栅器件的图像传感器结构

说明书

技术领域

本发明一般涉及图像传感器技术。更具体来讲，本发明包括采用一个或多个浮栅器件的图像传感器结构。

背景技术

CMOS和CCD图像传感器已经广泛地应用于消费品与工业产品中。这些应用包括独立数字摄像机，汽车夜间驾驶显示器，计算机外围设备，集成式移动电话摄像机等。

传统的移动技术一直集中在使用用于捕获图像的CMOS图像传感器。然而，消费者需求已经驱使市场使用高分辨率CMOS图像传感器阵列，从而为图像传感器开发者提出了一系列问题。首先，移动技术对于尺寸的限制要求在阵列的单位面积内的像素数目更大。因此，与传统CMOS像素相比，像素尺寸必须减小。像素尺寸的减小导致了在像素的动态范围和灵敏度方面的相应降低。其次，从这种高分辨率图像传感器阵列中读出图像的时间随着该阵列中采用的像素数目而增加。为了降低由读出时间增加导致的图像恶化，应采用电子全局快门机制。然而，采用电子全局快门的像素需要使用大量部件，这导致像素填充系数的相应减小。因此，本发明已经发现工业上对于解决上述一种或多种缺陷的改进像素结构的需求。

附图说明

这些附图用于进一步图示各种实施例，并用于解释根据本发明的各种原理和优点，其中相似的附图标记表示整个视图中的相同或功能相似的元件，并且与下文的详细说明组合起来，一起成为说明书的一部分。

图1是图像采集电路的示例性实施例的系统框图。

图2是一个改进的像素结构的实施例的示例性示意图。

图3是图2所示的像素结构在擦除模式中操作的示例性示意图。

图4是图2所示的像素结构在曝光模式中操作的示例性示意图。

图5是图2所示的像素结构在在数据保持模式中操作的示例性示意图。

图6是图2所示的像素结构在读取模式中操作的示例性示意图。

图7是图2所示的像素结构在单块衬底中的示例性的部件规划布局图。

图8和9示出了具有采用图1所示图像采集电路的摄像机的示例性移动电话。

本领域技术人员将理解，图中各元件是为了简单性和清楚性而示出的，而并不一定是按比例绘制。例如，图中某些元件的尺寸可能相对于其它元件被放大以助于对本发明实施例的更好理解。

具体实施方式

图1示出了主要在60处示出的图像采集系统，其采用了根据本发明的一个示例性实施例而构造的、包括多个像素电路70的图像阵列65。如图所示，像素电路70以多行和多列的形式布置在阵列65中。每一行像素电路70可以被单独寻址，如果期望的话，可以同时读取来自被激活的一行的输出信号。

在本示例性实施例中，来自图像源的电磁辐射75经由镜头80和阵列覆盖物85，被引导到个别像素电路70的光敏部件上。可以构造阵列覆盖物85，使得选择的像素仅仅对电磁辐射75的光谱内的某些波长曝光。例如，阵列覆盖物85可以选择性地使得在阵列65中的预定像素70仅仅对用于产生彩色图像的红色、绿色或蓝色光曝光。

行选择电路90用于激活对图像阵列65的一给定行中的像素电路70的读取。来自于激活行中的像素电路70的输出信号被提供给列读取电路95。可以以任何数量的不同方式来构造该列读取电路95。例如，列读取电路95可以包括单独相关双倍采样(CDS)电路，当阵列中的单个行被行选择电路90选定时，上述单独相关双倍采样电路将有选择地读取阵列65的个别列。在替代的示例性实施例中，可以使用多个CDS电路，以使得阵列65的每一列(或者甚至少于所有列)可以被一个相应CDS电路同时地读取。在其它示例性实施例中，可能采用在单个读取周期期间从每一像素电路70进行单次读取的电路，从而不再需要CDS电路。优选的是，可以通过列读取电路95，将来自像素电路70的模拟信号转换为数字格式，并随后由帧捕获器100将其组织成图像帧。优选的是，通过时钟与定时生成器电路105等，对系统60所执行的各种操作的定时进行协调。帧捕获器100可自己执行许多的图像处理例程(例如，图像压缩，增强等)，或者在输出114处提供图像数据以便由一个或多个进一步的系统来处理。

图2中示出了适于在系统60中的图像阵列65中使用的像素电路70的一个实施例。一般来说，像素电路70包括浮栅半导体器件115，光敏半导体器件117，和像素控制电路120。浮栅半导体器件115包括漏极125，源极130，控制栅极135和浮置栅极140。在所示的示例性实施例中，光敏半导体器件117可以是针扎光电二极管，其被放置为对来自待检测图像的电磁辐射曝光。所示的示例性实施例中的光电二极管117包括阳极145和阴极150。