[发明专利]具有不对称引线框连接的电路小片封装

说明书

对相关申请案的交叉参考

本申请案与题为“NTEGRATED CIRCUIT PACKAGE HAVING STACKEDINTEGRATED CIRCUITS AND METHOD THEREFOR”的第11/140,608号美国专利申请案有关，所述美国专利申请案当前正处于待决中且以全文引用的方式并入本文中。

技术领域

本发明实施例涉及一种半导体封装的方法和一种借此形成的半导体封装。

背景技术

随着电子装置的尺寸持续减小，对电子装置进行操作的相关联半导体封装正被设计为具有较小形状因数、较低电力要求和较高功能性。当前，半导体制作中的亚微米型特征正对封装技术提出更高要求，包括较高引线数目、较低引线节距、最小占据面积和显著的总体体积减少。

半导体封装的一个分支涉及使用引线框，引线框是上面安装一个或一个以上半导体电路小片的金属薄层。引线框包括用于将来自所述一个或一个以上半导体的电信号传送到印刷电路板或其它外部电装置的电引线。常见的基于引线框的封装包括塑料小轮廓封装(PSOP)、薄小轮廓封装(TSOP)和收缩小轮廓封装(SSOP)。图1和图2中展示常规引线框封装中的组件。所说明的组件可例如用于TSOP封装中，TSOP封装以32引线、40引线、48引线和56引线封装为标准(出于清楚起见在图式中展示较少引线)。

图1展示在附接半导体电路小片22之前的引线框20。典型的引线框20可包括多个引线24，所述引线具有第一末端24a以用于附接到半导体电路小片22，且具有第二末端(未图示)以用于附着到印刷电路板或其它电组件。引线框20可进一步包括电路小片附接垫26以用于在结构上将半导体电路小片22支撑在引线框20上。尽管电路小片附接垫26可提供接地路径，但其在常规上不会将信号携载到半导体电路小片22或从半导体电路小片22携载信号。在某些引线框配置中，已知省略电路小片附接垫26且改为以所谓的引线上芯片(COL)配置将半导体电路小片直接附接到引线框引线。

半导体引线24可使用电路小片附接化合物安装到电路小片附接垫26，如图2所示。半导体电路小片22在常规上形成为在半导体电路小片的顶面上在第一和第二相对边缘上具有多个电路小片接合垫28。一旦将半导体电路小片安装到引线框，便执行电线接合过程，借此使用精细电线30将接合垫28电耦合到相应电引线24。将接合垫28分配到特定电引线24由工业标准规范界定。图2出于清楚起见展示不到全部的接合垫28连线到引线24，但每个接合垫可在常规设计中连线到其各自电引线。还已知将不到全部的接合垫连线到电引线，如图2所示。

图3展示在电线接合过程之后的引线框20和半导体电路小片22的横截面侧视图。一旦完成电线接合，便执行模制过程以将组件包裹在模制化合物34中且形成最终封装。已知将半导体电路小片凹陷或“向下设置”在引线框内，如图3所示，以便抵靠着当模制化合物在电路小片和引线框周围流动时所产生的力来平衡半导体电路小片。重要的是，在模制过程期间平衡半导体电路小片，因为不平衡可能会造成半导体电路小片在模制化合物流动时所产生的力下过度移动。此类移动可使所述电线接合28中的一者或一者以上断裂或短路，从而导致破坏或完全损坏半导体封装。由于在一个封装中可能存在五十个或五十个以上电线接合，因而如果在模制过程期间不对半导体电路小片进行恰当平衡的话，这将成为重大问题。

还已知在向下设置封装配置中在模制过程期间，较高浓度的模制化合物在模制过程中在半导体电路小片顶部上方流动。这在半导体电路小片顶部产生向下的力。在没有电路小片附接垫26或其它恰当结构支撑的情况下，电路小片和引线框可能向下受力，直到附接到电路小片的电引线中的一者或一者以上在封装底部暴露于外部环境为止。这再次可能导致破坏或损坏封装。

如图2和3所示，通常在半导体电路小片的第一和第二相对侧边上具有接合垫28以用于与其相应引线电耦合。根据工业规范且为便于设计，沿着半导体电路小片的第一边缘的接合垫连接到邻近于第一边缘的相应引脚，且沿着半导体电路小片的第二边缘的接合垫连接到邻近于第二边缘的相应引脚。在致力于减小半导体电路小片形状因数的过程中，现已知在半导体电路小片上仅沿着电路小片的一个边缘提供接合垫，如图4所示。如果根据工业标准进行电连接来维持恰当引出线连接，那么需要一种用于将沿着半导体电路小片的单个边缘的接合垫与引线框的第一和第二侧边两者上的电引线进行电连接的系统。

发明内容