[发明专利]带有现场量度的测度初始化的延迟锁定回路

说明书

技术领域

本发明总体上涉及同步电路，尤其涉及用于初始化延迟锁定回路(DLL)的方法和装置。

背景技术

在集成电路上实现的大多数数字逻辑是锁定同步时序逻辑。在电子设备如同步动态随机访问存储器电路(SDRAM)、微处理器、数字信号处理器等中，用时钟信号配合或同步信息的处理、储存和检索。时钟信号的速度和稳定性在很大程度上确定了数据速率，电路可以此速率发挥作用。许多高速集成电路设备如SDRAM和微处理器等依赖于时钟信号来控制进入设备、穿过设备和从设备出去的命令、数据和地址流等。

在SDRAM或其它半导体存储设备中，希望用系统时钟将来自存储器的数据输出同步，系统时钟也用于微处理器。延迟锁定回路(DLL)是用在SDRAM中以将外部时钟(如用于微处理器的系统时钟)和内部时钟(如用在SDRAM内部以在各种存储单元上进行数据读/写操作的时钟)相互同步的同步电路。DLL通常是一种反馈电路，这种反馈电路运行以反馈与相差有关的信号，从而控制延迟线，直到一个时钟信号(如系统时钟)的定时在该时钟信号的前沿与第二时钟信号(如存储器的内时钟)的前沿重合(或“锁定”)之前被提前或延迟。下面参考图1对DLL的运行进行简要描述。

参看图1，延迟锁定回路10的前向延迟路径的延迟由下面的等式给出：

d1+[N*tCK-(d1’+d2’)]+d2＝N*tCK

在图1中，时钟至选通脉冲时间[(B)至(A)]等于N*tCK。若从节点(B)至(A)的时间为N*tCK，则延迟线中的部分为N*tCK-(d1’+d2’)。这就允许通过将量度输入移位寄存器的“宽边”(即宽边量度)来将DLL10初始化。

目前用延迟量度初始化DLL10(测度初始化)的方法在DLL初始化期间通过多路复用器(MUX)的运行将DLL的前向延迟线12旁路。这就确保了这种量度与前向延迟线12的延迟无关。不过，在任何时候将前向延迟线旁路也不可能将传送到这些输出的时钟同步到该外部时钟。

在量度时间期间，输出时钟定时是未知的(或至少不会提供时钟同步)。在使量度选通脉冲发射之前，必须留有足够的时间以确保新的经过旁路的时钟完全穿过I/O模型20(d1’+d2’)并进入测度延迟线18。这可能会占用几个时钟循环。因此，不能够在进行量度的任何时间将这些输出同步。若有必要进行新的量度，则必须不将这些输出用于几个时钟循环。

因此，需要有一种DLL和运行DLL的方法，这种方法能够使以前的时钟定时继续控制延迟线，直到新的量度可用于控制该延迟线。

发明内容

根据一个实施例，本发明公开的内容针对运行延迟锁定回路的方法。这种方法包括产生响应于第一锁定点的第一输出信号。对新的锁定点进行测量或以其它方式确定新的锁定点，而继续产生该第一输出信号。除了其它因素之外，还可能由于温度、电源电压或时钟频率的变化而导致对新的锁定点的需求。之后，产生响应于新的锁定点的第二输出信号。可将新的锁定点数据加载到延迟锁定回路中，而延迟锁定回路继续产生第一输出信号。延迟锁定回路从产生响应于第一锁定点的第一输出信号切换至产生响应于新的锁定点的第二输出信号，以响应于如控制信号、响应于计时器或响应于环境条件信号，这些控制信号如自动刷新命令、全预充电命令、模式寄存器加载命令、掉电进入、掉电退出(除了其它的之外)，计时器如内部计时器(除了其它的之外)，环境条件信号如温度传感器输出信号(除了其它的之外)。

本发明公开的内容还针对包括前向延迟线的延迟锁定回路，这种前向延迟线用于接收输入时钟并用于产生同步输出时钟。输入/输出模型响应于该输出时钟。相位检测器响应于该输入/输出模型和该输入时钟。测度延迟线响应于该输入/输出模型。闩锁/移位寄存器响应于该测度延迟线和相位检测器，并响应于第一和第二独立选通信号，以产生输入该前向延迟线的锁定点控制信号。第一和第二独立选通信号可分别用于使闩锁/移位寄存器能够接收新的锁定点数据，并使闩锁/移位寄存器基于新的锁定点数据分别输出锁定点控制信号。本发明还公开了结合这种延迟锁定回路的存储设备和系统和/或运行这种延迟锁定回路的方法。

本发明公开的内容允许在外部时钟频率未改变且已预先将DLL锁定(如自刷新退出)的条件下，进行更快的DLL重置。在系统频率正在改变(如时钟频率正在转换)的情况下，若用新的量度对系统定期更新，DLL就能够跟踪更宽广的频率范围。从下面的描述就会明白这些和其它优点和好处。

附图说明