[发明专利]模数转换器中的增益误差校正

说明书

相关申请

本申请要求提交于2005年6月16日并转让给其受让人的题为“Gain and OffsetError Correction Methods(增益和偏置误差校正方法)”的美国临时申请No.60/691,964号的优先权，该临时申请通过援引被明确包括于此。

技术领域

本公开一般涉及增益误差校正。尤其，本公开涉及诸如模数转换器(ADC)等离散时间电路中的偏置和增益误差校正。

背景技术

通常在任何ADC中，在零标度(zero-code)码处存在系统偏置误差而在全标度码(full-scale-code)处存在系统增益误差。由于这些误差是系统性的，它们可在经过ADC大规模生产之前的第一轮测试之后被校准。

这些误差在以往是通过使用包括校正码的查找表或通过使用相关的二次质量检验(double-sampling)来校正的。这些方法涉及更多的电路并且要求更高的功率。在ADC被用在诸如无线电话、PDA或膝上型计算机等较小的电池供电环境中的情况下，电路最小化和功耗节省以维护电池寿命更加重要。

相应地，提供一种用于校正偏置误差的改善的系统将是有利的。

发明内容

公开了一种包括电容器之间的电荷共享的用于校正增益误差的系统和方法。

在一特定实施例中，一种校正增益误差的系统和方法可包括通过将校正电容器的并联开关转为开在采样阶段期间使该校正电容器放电。然后在保持阶段期间，将其连接至采样-保持电容器从而导致采样-保持电容器与校正电容器之间的电荷共享。

在一个特定实施例中，设置了随模数转换器(ADC)一起使用的误差校正电路，包括：第一开关；以及并行排列且耦合至该第一开关的第二开关和校正电容器。第二开关还被耦合到接地以及校正电容器还被耦合至一基准电压，其中该第一开关被设为在ADC的保持模式期间起作用而第二开关被设为在ADC的采样阶段期间起作用。

这里所公开的一个或多个实施例的一个优点可包括在无高功耗的情况下的有效增益误差校正。

在阅读包括附图简述、具体说明、以及权利要求等以下章节的整个申请之后，本公开的其它方面、优点和特征将是显而易见的。

附图简述

通过参照以下结合附图来理解的具体说明，这里所述的实施例的各方面和伴随的优点将变得更加容易显而易见，附图中：

图1是现有技术的一个示例性逐次近似寄存器ADC(SAR-ADC)的概图；

图2是示出了现有技术的SAR-ADC的示例性操作的示图；

图3是描绘了现有技术的SAR-ADC所引入的示例性偏置误差和增益误差的示图；    

图4是示出了增益误差校正电路的一个示例性实施例的示图；

图5是示出了具有图4中增益误差校正电路的ADC的一个示例性实施例的示图。

具体描述

图1示出了现有技术的SAR-ADC 100。ADC 100通过输入多路复用器(mux)110将模拟输入信号采样到采样-保持电路120。然后通过比较器130执行基准电压(来自数模转换器(DAC)170)与所采样的输入信号之间的比较。比较器130的输出被传到锁存器140，后者将锁存的信号提供给可作为数字接口150的一部分的逐次近似寄存器160。数字接口150输出得到的数字位。基于比较器130的该比较结果，DAC 170生成了一新的基准电压并且完成第二次比较以生成第二个位。该操作一直继续到得到所有所需的位。数字接口150通过向输入多路复用器110提供选择信号151以及向采样-保持电路120提供保持信号152来控制该操作。数字接口150还可包括生成比较信号161、比较器时钟162和锁存时钟163的逐次近似寄存器160。比较信号被馈送到DAC 170(用于向比较器130提供基准电压)。比较器时钟162被用于为比较器130定时且锁存时钟163被用于为锁存器140定时。

输入电压和由图1中的SAR-ADC生成的基准电压在图2中被示出。所采样的输入电压由实线200表示，而虚线210表示基准电压。如图2中所示，按从最高有效位开始到最低有效位的顺序从图1中的SAR-ADC提取位直到获得所有的位。如在该图中所表示的，VDD是满标度(full-scale)电压而Vgnd是零标度(zero-scale)电压。